JPH033509A - 瞬間的パワー制限回路 - Google Patents
瞬間的パワー制限回路Info
- Publication number
- JPH033509A JPH033509A JP2120177A JP12017790A JPH033509A JP H033509 A JPH033509 A JP H033509A JP 2120177 A JP2120177 A JP 2120177A JP 12017790 A JP12017790 A JP 12017790A JP H033509 A JPH033509 A JP H033509A
- Authority
- JP
- Japan
- Prior art keywords
- dmost
- voltage
- current
- amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮■立Ｉ
本発明は、いわゆる拡散型金属酸化物半導体トランジス
タ（ＤＭＯＳＴ） ドライバに関するものである。
タ（ＤＭＯＳＴ） ドライバに関するものである。
藍米及蓋
このようなドライバは、発明者がＴｉｍｏｔｈｙ Ｊ
、 Ｓｋｏｖｍａｎｄであり「自己分離型Ｃ／ＤＭＯ
ＳＴプロセスと適合性のある電圧乗算器（ＶＯＬＴＡＧ
Ｅ ＭＵＬＴＩＰＬＩＥＲＣＯＭＰＡＴＩＢＬＥ Ｗ
ＩＴＨＡ ５ＥＬＦ−ＩＳＯＬＡＴＥＤ Ｃ／ＤＭ
Ｏ３ＰＲＯＣＥＳＳ）Ｊという名称で１９８８年３月２
日に出願した米国特許出願第１８９，４４２号の特許出
願に開示されている。ＤＭＯＳＴは、負荷電圧が供給電
圧に密接に近ずくように負荷を駆動することが可能であ
る。これを行うために、ゲートはかなりの程度オーバー
ドライブ即ち過剰駆動されねばならず、且つこのことは
電位源を動作用供給電圧よりも一層高いものとすること
を必要とする。この適用においては、回路クロックによ
って駆動される電圧乗算用整流器によってブーストした
電位が得られる。このような「ブースト」回路のその他
の多数のものが当該技術において公知である。上述した
特許出願は１本願出願人に壌渡されているものである。
、 Ｓｋｏｖｍａｎｄであり「自己分離型Ｃ／ＤＭＯ
ＳＴプロセスと適合性のある電圧乗算器（ＶＯＬＴＡＧ
Ｅ ＭＵＬＴＩＰＬＩＥＲＣＯＭＰＡＴＩＢＬＥ Ｗ
ＩＴＨＡ ５ＥＬＦ−ＩＳＯＬＡＴＥＤ Ｃ／ＤＭ
Ｏ３ＰＲＯＣＥＳＳ）Ｊという名称で１９８８年３月２
日に出願した米国特許出願第１８９，４４２号の特許出
願に開示されている。ＤＭＯＳＴは、負荷電圧が供給電
圧に密接に近ずくように負荷を駆動することが可能であ
る。これを行うために、ゲートはかなりの程度オーバー
ドライブ即ち過剰駆動されねばならず、且つこのことは
電位源を動作用供給電圧よりも一層高いものとすること
を必要とする。この適用においては、回路クロックによ
って駆動される電圧乗算用整流器によってブーストした
電位が得られる。このような「ブースト」回路のその他
の多数のものが当該技術において公知である。上述した
特許出願は１本願出願人に壌渡されているものである。
このようなりＭＯ３Ｔ装置は、公知のモノリシックシリ
コンブレーナエビタキシゼルＰＮ接合分離型ＩＣ装置に
おいて通常見られるより一般的なバイポーラ要素を包含
することの可能な相補的半導体金属酸化物半導体（ＣＭ
ＯＳ）プロセスを使用して接合分離型に構成することが
可能である。パワーＤＭＯＳＴは、多数の小型の並列接
続した要素から形成することが可能である。動作電圧を
妥当な程度に高く維持することが可能であり、且つ電流
導通能力を実質的なものとすることが可能である。例え
ば、パワーＤＭＯＳＴのオン抵抗は、ｌΩ以下の低い値
とすることが可能である。
コンブレーナエビタキシゼルＰＮ接合分離型ＩＣ装置に
おいて通常見られるより一般的なバイポーラ要素を包含
することの可能な相補的半導体金属酸化物半導体（ＣＭ
ＯＳ）プロセスを使用して接合分離型に構成することが
可能である。パワーＤＭＯＳＴは、多数の小型の並列接
続した要素から形成することが可能である。動作電圧を
妥当な程度に高く維持することが可能であり、且つ電流
導通能力を実質的なものとすることが可能である。例え
ば、パワーＤＭＯＳＴのオン抵抗は、ｌΩ以下の低い値
とすることが可能である。
典型的に、チップ温度が何らかの所定のスレッシュホー
ルドを超＾ると従来のＤＭＯＳＴ ＩＣ装置はシャッ
トダウンされる。チップが加熱するのを待つことなしに
、電力散逸を電子的に制限することが望ましい。
ルドを超＾ると従来のＤＭＯＳＴ ＩＣ装置はシャッ
トダウンされる。チップが加熱するのを待つことなしに
、電力散逸を電子的に制限することが望ましい。
１−刀
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、瞬間的な電力散逸を
安全レベルへ制限する回路を具備するパワー〇ＭＯＳＴ
を提供することを目的とする６本発明の別の目的とする
ところは、ＤＭＯＳＴ内のパワーを検知し且つその導通
度を安全パワーレベルへ制限することである０本発明の
更に別の目的とするところは、ＤＭＯＳＴを介しての電
流を検知し且つそれを横断しての電圧を検知し、これら
二つの検知した値を乗算した場合に電力散逸を検知する
ことが可能とすることである。
した如き従来技術の欠点を解消し、瞬間的な電力散逸を
安全レベルへ制限する回路を具備するパワー〇ＭＯＳＴ
を提供することを目的とする６本発明の別の目的とする
ところは、ＤＭＯＳＴ内のパワーを検知し且つその導通
度を安全パワーレベルへ制限することである０本発明の
更に別の目的とするところは、ＤＭＯＳＴを介しての電
流を検知し且つそれを横断しての電圧を検知し、これら
二つの検知した値を乗算した場合に電力散逸を検知する
ことが可能とすることである。
１−滅
本発明によれば、非常に低い値の直列抵抗が、ＤＭＯＳ
Ｔと直列に接続されており、且つそれが発生する電圧が
トランスコンダクタンス（ｇ、）増幅器の入力回路へ印
加される。ダイオードと直列抵抗との組合わせがＤＭＯ
ＳＴを横断して接続されており、従ってそのダイオード
を横断しての電圧は、該抵抗における電流、従ってＤＭ
ＯＳＴ電圧の関数として表われる。このダイオード電圧
降下は、ｇ、増幅器入力端へ印加される。従って、ｇ、
増幅器は、ＤＭＯＳＴ電圧と電流の積に関連するシング
ルエンデド出力電流を発生する。
Ｔと直列に接続されており、且つそれが発生する電圧が
トランスコンダクタンス（ｇ、）増幅器の入力回路へ印
加される。ダイオードと直列抵抗との組合わせがＤＭＯ
ＳＴを横断して接続されており、従ってそのダイオード
を横断しての電圧は、該抵抗における電流、従ってＤＭ
ＯＳＴ電圧の関数として表われる。このダイオード電圧
降下は、ｇ、増幅器入力端へ印加される。従って、ｇ、
増幅器は、ＤＭＯＳＴ電圧と電流の積に関連するシング
ルエンデド出力電流を発生する。
ｇ、増幅器は差動増幅器の反転入力端を駆動し、その差
動増幅器の出力端はＤＭＯＳＴゲートへ直接結合されて
いる。他の差動増幅器入力端は基準電位源へ接続されて
いる。この基準電圧を横断して結合されている分圧器は
、そのタップとｇ、増幅器出力端との間に結合されてい
る抵抗を有している。この回路形態において、差動増幅
器は差動増幅器入力における差がＯとなるまで、差動増
幅器はＤＭＯＳＴのゲートを駆動する。この条件に対し
、抵抗値はｇ、増幅器出力と共に動作して乗算器定数を
与え、その乗算器定数はＤＭＯＳＴにおける電力散逸を
一定値に保持する。この乗算器定数は、ＤＭＯＳＴ電力
散逸が臨界レベル以下に精密に制御されるように選択さ
れている０ｇ、増幅器の構成は、注意深くバランスされ
ており、従ってその動作は、熱電圧と結合してその入力
のみによって制御される。熱電圧は温度に関して逆方向
にｇ、を変化させ且つ電流検知抵抗は正の温度係数を持
った金属から構成されているので、ｇ、増幅器は温度補
償される。
動増幅器の出力端はＤＭＯＳＴゲートへ直接結合されて
いる。他の差動増幅器入力端は基準電位源へ接続されて
いる。この基準電圧を横断して結合されている分圧器は
、そのタップとｇ、増幅器出力端との間に結合されてい
る抵抗を有している。この回路形態において、差動増幅
器は差動増幅器入力における差がＯとなるまで、差動増
幅器はＤＭＯＳＴのゲートを駆動する。この条件に対し
、抵抗値はｇ、増幅器出力と共に動作して乗算器定数を
与え、その乗算器定数はＤＭＯＳＴにおける電力散逸を
一定値に保持する。この乗算器定数は、ＤＭＯＳＴ電力
散逸が臨界レベル以下に精密に制御されるように選択さ
れている０ｇ、増幅器の構成は、注意深くバランスされ
ており、従ってその動作は、熱電圧と結合してその入力
のみによって制御される。熱電圧は温度に関して逆方向
にｇ、を変化させ且つ電流検知抵抗は正の温度係数を持
った金属から構成されているので、ｇ、増幅器は温度補
償される。
支施ｌ
以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。
について詳細に説明する。
第１図を参照すると、動作用電力供給源ｖ８がその＋側
を端子１０へ接続しており且つその一側を接地端子１１
へ接続している。端子１２は、回路出力端を構成してお
り、且つ端子１２と接地との間に接続される負荷（不図
示）を駆動するためのものである。接合分離型パワーＤ
’ＭＯＳＴ１３が、そのソースを端子１２へ接続してい
る。この具体例においてはＤＭＯＳＴを使用している。
を端子１０へ接続しており且つその一側を接地端子１１
へ接続している。端子１２は、回路出力端を構成してお
り、且つ端子１２と接地との間に接続される負荷（不図
示）を駆動するためのものである。接合分離型パワーＤ
’ＭＯＳＴ１３が、そのソースを端子１２へ接続してい
る。この具体例においてはＤＭＯＳＴを使用している。
なぜならば、このような装置は、他の装置と適合性のあ
る対応でＩＣ基板に製造することが可能だからである。
る対応でＩＣ基板に製造することが可能だからである。
パワーＤＭＯＳＴが所望される場合、それは１通常、多
数の小型の要素を並列接続して構成される。この場合、
殆ど任意の妥当なパワーレベルを得ることが可能であり
、且つそのような組合わせは非常に低いオン抵抗を提供
する。
数の小型の要素を並列接続して構成される。この場合、
殆ど任意の妥当なパワーレベルを得ることが可能であり
、且つそのような組合わせは非常に低いオン抵抗を提供
する。
ＤＭＯＳＴゲートは、電流ミラー負荷１６により供給ブ
ースト端子１５から動作される差動増幅器１４から駆動
される。このブースト型電圧供給概念は、ＤＭＯＳＴド
ライバにおいて公知であり、且つ０ＭＯ５Ｔ１３をその
最大の導通度へ駆動するためには、ゲートがそのドレイ
ンよりもかなり上方へプルされねばならないという事実
に関係している。Ｖｓ。。、ア端子１５における電位は
、端子１０における＋Ｖ、より高い制御されたインクリ
メント即ち増分である。このことは、当該技術において
公知の回路によって達成される。
ースト端子１５から動作される差動増幅器１４から駆動
される。このブースト型電圧供給概念は、ＤＭＯＳＴド
ライバにおいて公知であり、且つ０ＭＯ５Ｔ１３をその
最大の導通度へ駆動するためには、ゲートがそのドレイ
ンよりもかなり上方へプルされねばならないという事実
に関係している。Ｖｓ。。、ア端子１５における電位は
、端子１０における＋Ｖ、より高い制御されたインクリ
メント即ち増分である。このことは、当該技術において
公知の回路によって達成される。
電流検知用抵抗１７がＤＭＯＳＴドレインと直列に結合
されており、＋Ｖ、端子１０へ帰還している。従って、
■。。アが抵抗１７内を流れて、ｇ１増幅器１８の入力
電圧ＶＩＮを発生する。この増幅器は、トランジスタ１
９−２２によって構成されている。入力トランジスタ１
９及び２ｏのベースは共通接続されており且つダイオー
ド接続型トランジスタ２３へ接続されている。トランジ
スタ２３内を流れる電流は、０ＭＯ５Ｔ１３における電
圧に直接的に比例する抵抗２４内を流れる電流と等しい
、この０ＭＯ５Ｔ１３における電圧をＶ。ｕＴとして示
しである。
されており、＋Ｖ、端子１０へ帰還している。従って、
■。。アが抵抗１７内を流れて、ｇ１増幅器１８の入力
電圧ＶＩＮを発生する。この増幅器は、トランジスタ１
９−２２によって構成されている。入力トランジスタ１
９及び２ｏのベースは共通接続されており且つダイオー
ド接続型トランジスタ２３へ接続されている。トランジ
スタ２３内を流れる電流は、０ＭＯ５Ｔ１３における電
圧に直接的に比例する抵抗２４内を流れる電流と等しい
、この０ＭＯ５Ｔ１３における電圧をＶ。ｕＴとして示
しである。
抵抗１７は、ＤＭＯＳＴ１３のオン抵抗と比較して小型
に形成されている。好適実施例においては、抵抗１７は
約２ミリ゛Ωの値を有している。パワーＤＭＯＳＴのオ
ン抵抗は、典型的には、０．８Ωの程度であるので、抵
抗１７は、本回路が電流をソース即ち湧き出す能力に関
し殆ど影響を与えることはない０例えば、５Ａ出カの場
合、抵抗１７はｌＯミリＶの降下を発生するに過ぎない
。
に形成されている。好適実施例においては、抵抗１７は
約２ミリ゛Ωの値を有している。パワーＤＭＯＳＴのオ
ン抵抗は、典型的には、０．８Ωの程度であるので、抵
抗１７は、本回路が電流をソース即ち湧き出す能力に関
し殆ど影響を与えることはない０例えば、５Ａ出カの場
合、抵抗１７はｌＯミリＶの降下を発生するに過ぎない
。
抵抗２４は大型であり、典型的には、５０にΩの程度で
あるａＶＯ８７の中間の値におけるその導通度は、ｍＡ
以下である。これは、本回路の電流能力から比べれば無
視可能なものである。抵抗２４内を流れる電流は、トラ
ンジスタ２３を順方向バイアスさせ、且つトランジスタ
１９及び２０のベースをプルダウンする。従って、Ｖ
ｏｕ−ｒは、ｇ、増幅器１８の入力端を共通的にバイア
スすべく作用し、且つＩ。ＵアはＶ＋＋ｖを発生し、Ｖ
ＨＨはトランジスタ１９及び２０のエミッタを差動的に
バイアスする。
あるａＶＯ８７の中間の値におけるその導通度は、ｍＡ
以下である。これは、本回路の電流能力から比べれば無
視可能なものである。抵抗２４内を流れる電流は、トラ
ンジスタ２３を順方向バイアスさせ、且つトランジスタ
１９及び２０のベースをプルダウンする。従って、Ｖ
ｏｕ−ｒは、ｇ、増幅器１８の入力端を共通的にバイア
スすべく作用し、且つＩ。ＵアはＶ＋＋ｖを発生し、Ｖ
ＨＨはトランジスタ１９及び２０のエミッタを差動的に
バイアスする。
トランジスタ２３は４ｙの面積を有しており、且つトラ
ンジスタ１９及び２０の各々は２ｙの面積を有している
。従って、ｇ、増幅器１８のトランジスタ１９及び２０
の入力面積は、トランジスタ２０の面積と整合している
。その結果、増幅器１８のトランスコンダクタンスは次
式（１）で表わされる。
ンジスタ１９及び２０の各々は２ｙの面積を有している
。従って、ｇ、増幅器１８のトランジスタ１９及び２０
の入力面積は、トランジスタ２０の面積と整合している
。その結果、増幅器１８のトランスコンダクタンスは次
式（１）で表わされる。
尚、Ｒ２４はΩ単位の抵抗２４の値であり、且つ■工は
熱電圧（３００°Ｋにおいて約２６ｍＶ）である、係数
２は、抵抗２４内を流れる電流の半分がトランジスタ１
９及び２０の各々を流れるという事実に起因するもので
ある。トランジスタ１９及び２０の組合わせは、トラン
ジスタ２３と共に単位利得電流ミラーを形成している。
熱電圧（３００°Ｋにおいて約２６ｍＶ）である、係数
２は、抵抗２４内を流れる電流の半分がトランジスタ１
９及び２０の各々を流れるという事実に起因するもので
ある。トランジスタ１９及び２０の組合わせは、トラン
ジスタ２３と共に単位利得電流ミラーを形成している。
理解される如く、ｇ、増幅器１８は、シングルエンデド
出力を発生する電流ミラー負荷としてトランジスタ２１
及び２２を使用している。トランジスタ２１及び２２は
、シングルエンデド信号変換に対して正確な差動を与え
るべく注意深く整合されている。第２図は、トランジス
タ１９−２２の接続状態の詳細を示している。トランジ
スタ１９及び２０から構成される入力段は、交差接続し
た対のエミッタを使用している。負荷トランジスタ２１
及び２２も交差接続した対のエミッタを使用している。
出力を発生する電流ミラー負荷としてトランジスタ２１
及び２２を使用している。トランジスタ２１及び２２は
、シングルエンデド信号変換に対して正確な差動を与え
るべく注意深く整合されている。第２図は、トランジス
タ１９−２２の接続状態の詳細を示している。トランジ
スタ１９及び２０から構成される入力段は、交差接続し
た対のエミッタを使用している。負荷トランジスタ２１
及び２２も交差接続した対のエミッタを使用している。
従って、それをバランスさせ且つそのトランスコンダク
タンスを制御するためにｇ。
タンスを制御するためにｇ。
増幅器１８に関して特に注意が払われている。
上に示した式（１）から、ｇ、がＶｒ−従ってＴに対し
て逆比例することが理解される。抵抗１７がＩＣメタリ
ゼーション（アルミニュウム）から形成され場合には、
その値は、温度に対して比例的な関係である０ｇ、及び
抵抗は温度に対して逆比例するので、それらは−次近似
において相殺する傾向となる。従って、ｇ、増幅器１８
の出力は、ＶｏｕｒとＩ。Ｌ１２との積に対して比例す
る実質的に温度に対して独立的な電流である。
て逆比例することが理解される。抵抗１７がＩＣメタリ
ゼーション（アルミニュウム）から形成され場合には、
その値は、温度に対して比例的な関係である０ｇ、及び
抵抗は温度に対して逆比例するので、それらは−次近似
において相殺する傾向となる。従って、ｇ、増幅器１８
の出力は、ＶｏｕｒとＩ。Ｌ１２との積に対して比例す
る実質的に温度に対して独立的な電流である。
ｇ、増幅器１８の出力端は、差動増幅器１４の反転入力
端へ直接的に結合されている。その差動増幅器１４の非
反転入力端は、端子２５において基準電圧■□２の温度
不変の供給源へ接続されている。この供給源は公知な構
成のものである。差動増幅器１４の出力端は、０ＭＯ５
Ｔ１３のゲートへ直接的に接続されている。これにより
、負のフィードバックループが形成され、このループに
より、ＤＭＯＳＴ１３のゲートは差動増幅器１４の反転
入力端においてＶＩＩＥＦを発生するレベルへ強制的に
設定される。
端へ直接的に結合されている。その差動増幅器１４の非
反転入力端は、端子２５において基準電圧■□２の温度
不変の供給源へ接続されている。この供給源は公知な構
成のものである。差動増幅器１４の出力端は、０ＭＯ５
Ｔ１３のゲートへ直接的に接続されている。これにより
、負のフィードバックループが形成され、このループに
より、ＤＭＯＳＴ１３のゲートは差動増幅器１４の反転
入力端においてＶＩＩＥＦを発生するレベルへ強制的に
設定される。
抵抗２６及び２７は、Ｖ ＊ＥＦから接地への分圧器を
形成している。抵抗２８は、分圧器タップとｇｍ増幅器
１８の出力端との間に接続されている。このことは、ｇ
、増幅器１８からの出力電流が抵抗２８内へ流れること
を意味している。抵抗２８側に見た場合の等価抵抗Ｒ０
゜は次式（２）で表わされる。
形成している。抵抗２８は、分圧器タップとｇｍ増幅器
１８の出力端との間に接続されている。このことは、ｇ
、増幅器１８からの出力電流が抵抗２８内へ流れること
を意味している。抵抗２８側に見た場合の等価抵抗Ｒ０
゜は次式（２）で表わされる。
・・・式（２）
尚、この式の値は指定した抵抗に対°してのΩ単位であ
る。
る。
抵抗２６と２７との間のタップにおける電圧はスレッシ
ュホールド電圧■ア□であり、次式（３）％式％ 透過抵抗Ｒ０を横断しての電圧降下がＶＴＨに等しい場
合には、差動増幅器１４への入力は０である。従って、
次式（４）が得られる。
ュホールド電圧■ア□であり、次式（３）％式％ 透過抵抗Ｒ０を横断しての電圧降下がＶＴＨに等しい場
合には、差動増幅器１４への入力は０である。従って、
次式（４）が得られる。
・・・式（４）
ＲｔＱ／２・Ｒ１７／Ｒ２４は、任意の特定の回路実施
例に対して定数にであるので、次式（５）％式％ 式（５）から、０ＭＯ５Ｔ１３において散逸されるパワ
ーはＶＴＨによって設定され且つ定数Ｋを熱電圧で割算
し且つパワー（ワット）で乗算することによって表現さ
れることが明らかである。
例に対して定数にであるので、次式（５）％式％ 式（５）から、０ＭＯ５Ｔ１３において散逸されるパワ
ーはＶＴＨによって設定され且つ定数Ｋを熱電圧で割算
し且つパワー（ワット）で乗算することによって表現さ
れることが明らかである。
第１図の回路は、式（５）の結果を発生するように動作
する。このことは、端子１２から負荷へ流れる電流は、
負荷それ自身及び本回路によって課されるは限界によっ
て制限されることを意味している。即ち、設定された電
力散逸限界が達成される場合には、供給される電流がそ
の値を超えることはない。
する。このことは、端子１２から負荷へ流れる電流は、
負荷それ自身及び本回路によって課されるは限界によっ
て制限されることを意味している。即ち、設定された電
力散逸限界が達成される場合には、供給される電流がそ
の値を超えることはない。
民止貝
第１図の回路を、適合性のあるＣＭＯＳ／リニア技術を
使用して構成した。リニア部分は、従来のシリコンブレ
ーナモノリシックエビタキシャルＰＮ接合分離構成を使
用して製造した。以下の種々の部品値を使用した。
使用して構成した。リニア部分は、従来のシリコンブレ
ーナモノリシックエビタキシャルＰＮ接合分離構成を使
用して製造した。以下の種々の部品値を使用した。
Ｖ＊ｔｒ発生器は１．５Ｖを発生し、従ッテｖＴＨは０
．３Ｖであった。３００°ＫにおけるＤＭＯＳＴパワー
限界は１４ワツトであった。従って、１２Ｖ供給電圧を
使用した場合、本回路が１． １７Ａの電流を供給する
ことを可能とする。
．３Ｖであった。３００°ＫにおけるＤＭＯＳＴパワー
限界は１４ワツトであった。従って、１２Ｖ供給電圧を
使用した場合、本回路が１． １７Ａの電流を供給する
ことを可能とする。
以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
種々の変形が可能であることは勿論である。
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
種々の変形が可能であることは勿論である。
第１図は本発明の一実施例に基づいて構成された回路を
示した概略図、第２図はｇ、増幅器の詳細を示した概略
図、である。 （符号の説明） １３ ： ＤＭＯＳＴ １４：差動増幅器 １５：供給ブースト端子 １６：電流ミラー負荷 １７：電流検知用抵抗 １８：ｇ、増幅器
示した概略図、第２図はｇ、増幅器の詳細を示した概略
図、である。 （符号の説明） １３ ： ＤＭＯＳＴ １４：差動増幅器 １５：供給ブースト端子 １６：電流ミラー負荷 １７：電流検知用抵抗 １８：ｇ、増幅器
Claims (8)
- １．ＤＭＯＳＴにおけるパワー散逸を安全値へ制限する
回路において、前記ＤＭＯＳＴにおける電圧を検知する
手段、前記ＤＭＯＳＴを介して流れる電流を検知する手
段、パワー散逸関連電流を得るために前記検知電圧と前
記検知電流とを乗算する手段、前記パワー散逸関連電流
に応答して前記パワー散逸を安全値へ制限するために前
記ＤＭＯＳＴのゲート電圧を制御する手段、を有するこ
とを特徴とする回路。 - ２．特許請求の範囲第１項において、前記電流検知手段
が、前記ＤＭＯＳＴと直列結合されているＤＭＯＳＴオ
ン抵抗と比較して小さな値を有する抵抗を有することを
特徴とする回路。 - ３．特許請求の範囲第１項において、前記電圧検知手段
が、前記ＤＭＯＳＴと並列に結合されている抵抗を有す
ることを特徴とする回路。 - ４．特許請求の範囲第２項において、前記抵抗がメタリ
ゼーションから構成されていることを特徴とする回路。 - ５．特許請求の範囲第１項において、前記乗算手段がト
ランスコンダクタンス増幅器を有することを特徴とする
回路。 - ６．特許請求の範囲第４項において、前記トランスコン
ダクタンス増幅器が前記電流検知手段へ接続されている
差動入力端を有すると共に前記電圧検知手段へ接続され
ている共通入力端を有しており、前記トランスコンダク
タンス増幅器出力が電流を乗算した電圧に比例している
電流であることを特徴とする回路。 - ７．特許請求の範囲第６項において、前記トランスコン
ダクタンス増幅器が複数個のトランジスタから構成され
ており、前記各トランジスタは、高度のバランスを得る
ために交差結合されている複数個のエミッタを有するこ
とを特徴とする回路。 - ８．特許請求の範囲第４項において、前記乗算手段が前
記メタル抵抗における抵抗の正の温度係数を相殺するト
ランスコンダクタンスの逆の温度係数を有するトランス
コンダクタンス増幅器であることを特徴とする回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/350,490 US5021682A (en) | 1989-05-11 | 1989-05-11 | Instantaneous power limiting circuit |
| US350,490 | 1989-05-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH033509A true JPH033509A (ja) | 1991-01-09 |
Family
ID=23376951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2120177A Pending JPH033509A (ja) | 1989-05-11 | 1990-05-11 | 瞬間的パワー制限回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5021682A (ja) |
| EP (1) | EP0397015B1 (ja) |
| JP (1) | JPH033509A (ja) |
| KR (1) | KR0164657B1 (ja) |
| DE (1) | DE69029424T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001089053A1 (de) * | 2000-05-16 | 2001-11-22 | Robert Bosch Gmbh | Halbleiter-bauelement |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5197033A (en) * | 1986-07-18 | 1993-03-23 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
| US5210475B1 (en) * | 1989-05-09 | 1996-04-23 | United Technologies Automotive | Circuit sensing circuit for use with a current controlling device in a power delivery circuit |
| US5162668A (en) * | 1990-12-14 | 1992-11-10 | International Business Machines Corporation | Small dropout on-chip voltage regulators with boosted power supply |
| US5495155A (en) * | 1991-06-28 | 1996-02-27 | United Technologies Corporation | Device in a power delivery circuit |
| EP0574646B1 (en) * | 1992-06-16 | 1997-12-29 | STMicroelectronics S.r.l. | A circuit for controlling the maximum current in a power-MOS transistor used for driving a load connected to ground |
| US5691940A (en) * | 1992-10-27 | 1997-11-25 | Texas Instruments Incorporated | Method and apparatus for programmable current limits |
| JP2606556B2 (ja) * | 1993-06-30 | 1997-05-07 | 日本電気株式会社 | クランプ回路 |
| EP0647019B1 (en) * | 1993-09-30 | 1998-12-30 | STMicroelectronics S.r.l. | Circuit for limiting the maximum current value supplied to a load by a power MOS |
| EP0684699B1 (en) * | 1994-05-25 | 2001-10-24 | STMicroelectronics S.r.l. | Slew rate control and optimization of power consumption in a power stage |
| US5646520A (en) * | 1994-06-28 | 1997-07-08 | National Semiconductor Corporation | Methods and apparatus for sensing currents |
| US5504448A (en) * | 1994-08-01 | 1996-04-02 | Motorola, Inc. | Current limit sense circuit and method for controlling a transistor |
| DE59610814D1 (de) * | 1995-09-14 | 2003-12-18 | Infineon Technologies Ag | Schaltungsanordnung und Halbleiterkörper mit einem Leistungsschalter |
| US5767698A (en) * | 1996-06-06 | 1998-06-16 | International Business Machines Corporation | High speed differential output driver with common reference |
| JP2004080087A (ja) * | 2002-08-09 | 2004-03-11 | Renesas Technology Corp | 過電流検出回路 |
| JP4375025B2 (ja) * | 2004-01-13 | 2009-12-02 | 株式会社デンソー | 出力回路およびオペアンプ |
| EP1589657A1 (fr) * | 2004-04-19 | 2005-10-26 | CSEM Centre Suisse d'Electronique et de Microtechnique SA | Circuit d'asservissement de la transconductance d'au moins un transistor en conduction |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4063050A (en) * | 1976-12-30 | 1977-12-13 | Industrial Research Products, Inc. | Acoustic transducer with improved electret assembly |
| JPS5510208A (en) * | 1978-07-07 | 1980-01-24 | Hitachi Ltd | Aso protection circuit |
| US4355341A (en) * | 1980-06-30 | 1982-10-19 | Rca Corporation | Power protection circuit for transistors |
| JPS58172019A (ja) * | 1982-04-01 | 1983-10-08 | Nec Corp | 半導体スイツチ回路 |
| US4509101A (en) * | 1982-08-24 | 1985-04-02 | Nippon Gakki Seizo Kabushiki Kaisha | Protection circuit for switching power amplifier |
| US4553044A (en) * | 1983-05-11 | 1985-11-12 | National Semiconductor Corporation | Integrated circuit output driver stage |
| US4559458A (en) * | 1984-04-06 | 1985-12-17 | Advanced Micro Devices, Inc. | Temperature tracking and supply voltage independent line driver for ECL circuits |
| US4647793A (en) * | 1984-08-31 | 1987-03-03 | Motorola, Inc. | Driver circuit for generating output at two different levels |
-
1989
- 1989-05-11 US US07/350,490 patent/US5021682A/en not_active Expired - Lifetime
-
1990
- 1990-05-01 DE DE69029424T patent/DE69029424T2/de not_active Expired - Fee Related
- 1990-05-01 EP EP90108287A patent/EP0397015B1/en not_active Expired - Lifetime
- 1990-05-10 KR KR1019900006584A patent/KR0164657B1/ko not_active IP Right Cessation
- 1990-05-11 JP JP2120177A patent/JPH033509A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001089053A1 (de) * | 2000-05-16 | 2001-11-22 | Robert Bosch Gmbh | Halbleiter-bauelement |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69029424D1 (de) | 1997-01-30 |
| US5021682A (en) | 1991-06-04 |
| EP0397015B1 (en) | 1996-12-18 |
| DE69029424T2 (de) | 1997-07-10 |
| EP0397015A3 (en) | 1991-04-24 |
| EP0397015A2 (en) | 1990-11-14 |
| KR0164657B1 (ko) | 1999-03-20 |
| KR900019390A (ko) | 1990-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH033509A (ja) | 瞬間的パワー制限回路 | |
| JP3095809B2 (ja) | 基準発生器 | |
| US3534245A (en) | Electrical circuit for providing substantially constant current | |
| US6952091B2 (en) | Integrated low dropout linear voltage regulator with improved current limiting | |
| US8269478B2 (en) | Two-terminal voltage regulator with current-balancing current mirror | |
| US3984780A (en) | CMOS voltage controlled current source | |
| KR20000071425A (ko) | 전류 소스 | |
| JPH07106875A (ja) | 半導体集積回路 | |
| US4560921A (en) | Comparator circuit with built in reference | |
| US20060012451A1 (en) | Capacitive feedback circuit | |
| US4591743A (en) | Temperature compensated current sensing circuit | |
| US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
| US6605987B2 (en) | Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence | |
| US20040108888A1 (en) | Constant voltage generating circuit | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPH06303118A (ja) | しきい電圧を制御するためのデュアルゲートｊｆｅｔ回路 | |
| JPS58194417A (ja) | ダイオ−ド | |
| US20240258811A1 (en) | Discharge circuit | |
| JP2588164B2 (ja) | 反転増幅器 | |
| JPH0317122B2 (ja) | ||
| US7570115B2 (en) | Common mode voltage extraction circuit | |
| JPS62111520A (ja) | スイツチングアンプ | |
| JPS61117613A (ja) | 電流制限付定電圧電源回路 | |
| JPH021868Y2 (ja) | ||
| TW200830695A (en) | Method of forming an operational amplifier and structure therefor |