JPH0332289A - 画像情報変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔（既　　要〕 画像情報変換装置、特に第１のクロック系により処理さ
れた複合映像情報を、第２のクロック系の複合映像情報
に変換する装置に関し、該第１のクロック系に係る複合
映像情報をラインメモリ等に格納したり、それを−旦ア
ナログ信号に置換することなく、第１．第２のクロック
系の位相差情報に基づいて、その補間演算をし、精度良
い画像変換処理をすることを目的とし、第１の基準信号
に基づいて処理された被画像変換情報と位相差情報と第
４の基準信号とを入力して、補間出力情報を出力する補
間演算手段と、前記補間出力情報を入力して、第２の基
準信号に同期する画像変換情報を出力する情報出力手段
と、前記第１の基ｉ！＋信号と第２の基準信号とを入力
して、第３の基準信号と第４の基準信号とを出力する変
換制御信号発生手段と、前記第３の基準信号と前記第４
の基準信号とを入力して、位相差情報を出力する位相差
検出手段とを具備することを含み構成する。

［産業上の利用分野］ 本発明は、画像情報変換装置に関するものであり、更に
詳しく言えば第１のり１コツク系により処理された複合
映像情報を第２のクロック系の複合映像情報に変換する
装置に関するものである。

近年、デジタル信号処理技術の進歩と共に、複合映像信
号をアナログ／デジタル変換して、画像信号処理をデジ
タル化することにより、テレビ映像の大幅な画質改善を
目指す、いわゆる高画質ラーレビジョンの開発がされて
いる。

これによれば、色副搬送波に同期したクロツク系により
処理された複合映像データを水平同期信号に同期したク
ロック系の複合映像データに変換する場合に係り、メモ
リやＤ／Ａ、　Ａ／ｒ）変換器等のハードウェアを省略
することができる該変換装置の要望がある。

〔従来の技術〕 第６図（ａ）、（ｂ）は、従来例画像情報変換装置香゛
に係る説明器であり、同図（ａ）は、２系統のメモリを
交互用いた画像情報変換装置に係る＋１４成図を示して
いる。

図において、該画像情報変Ｉｌ！！！装置は、メモリ１
１尺素子ＳＷＩ、ＳＷ２及びメモリ１，２から成る。

また、該装置の機能は、まず第１のクロックφに同期し
たデジタル複合映像情報（輝度信号や色信号等のコボン
ジント信号）等の入力データＤＩＮを、メモリ１択素子
ＳＷＩをａ側に、ＳＷ２をｄ側にしてメモリ１に書込み
処理する。次に、メモリ１択素子ＳＷＩを１〕側に、Ｓ
Ｗ２をｄ側にして、メモリ］の情報記憶内容を第２のク
ロックφ２に同（す１して読出し処理をする。

従って、二つのメモリ１，２を画像情報を書込み処理を
する場合には第１のクロックφｌに同期して行い、その
画像情報の読出し処理をする場合には、第２のクロック
φ２に同期して行うものである。

同図（わ）は、ｌ）／八、Ａ／Ｄ変換器を用いた画像情
報変換装置の構成図を示している。

図において、該画像情報変ｌ！！！！装置は、第１のク
ロックφ１で動作するＤ／、Ａ変換器３と、第２のクロ
ックφ２で動作するＡ　／、　Ｄ変染器ｄから戒る。

また、該装置の機能は、第１のクロックφに同期したデ
ジタル複合映像情報等の入力データＤ２ＮをＤ／Ａ変換
して、−旦アナログ信ｑ　′ｒ　ｖ　ｓにし、それを第
２のクロックφ２に基づい′ζ動作−ノるＡ／Ｄ変換器
４により、それをＡ　／−Ｄ変換し、該第２のクロック
φ２に同１明した出力データＤ　ＯＴとして出力するも
のである。

（発明が解決しようとする課題〕 従って、第６図（ａ）のように２系統のメ士りを用いる
画像情報変換：！！！ｉ置の場合、例えば１水平走査ラ
インに係る画素を１０００と仮定したとき、１０００個
のレジスタ等により構成するラインメモリが２組必要と
なる。

このため、ラインメモリに係るチップ占有面積が増大し
、画像情報変換装置のＬＳＩ化の妨げとなるという問題
がある。

また、同図（ｂ）のように、デジタル該複合映像信号Ｄ
ＩＮを一旦アナログ信号ＴＶＳに置換する方法では、雑
音等が含有し易くなり、変換精度の低下を招くという問
題がある。

不発、明は係る従来例の問題点に鑑み創作されたもので
あり、第１のクロック系に係る複合映像情報をラインメ
モリ等に格納したり、それを−旦アナログ信号にＭｔ！
！！！することなく、第１．第２のクロック系の位、相
差情報に基づいて、その補間演算をし、精度良い画像変
換処理をすることを可能とする画像情報変換装置の提供
を目的とする。

１課題を解決するための手段］ 第１図は、本発明の画像情報変換装置に係る原理図を示
している。

その装置は、第１の基準信号φｌに基づいて処理された
被画像変換情報ＤＩＮと位相差情報φＤと第４の基準信
号φ４とを入力して、補間出力情報ＤＭを出力する補間
演算手段１．１と、前記補間出力情報ＤＭを入力して、
第２の基準信号φ２に同期する画像変換情報ＤＯＴを出
力する情報出力手段１２と、前記第１の基準信号φＩと
第２の基１（１ｉ信号φ２とを入力して、第３の基ｔｉ
ｌ＋、信号φ３と第４の基準信号φ４どを出力する変換
制御信号発生手段１３と、前記第３の基準信号φ３と前
記第４の基準信号φ４とを入力して、位相差情報φＤを
出力する位相差検出手段１４とを具備することを特徴と
し、上記目的を達成する。

〔作　用］ 本発明の装置によれば、補間演算手段１１．情報出力手
段１２変換制御発ろ１−手段Ｉ３及び位相差検出手段１
４とを具備している。

このため、第１の基ｒ％信号φ１に基づいて処理された
被画像変換情報ＤＩＮが、補間演算手段１１に入力され
ると、まず、第１の基準信号φ１と第２の基準信号φ２
に基づいて、変換制御信号発生手段１３が第３の基準信
号φ３と第４の基準信号φ４とを位相差検出手段１／Ｉ
に出力する。次いで該位相差検出手段１４が第３の基準
信号φ３と第４の基準信号φ４に基づいて、第１．第２
の基準信号φ１．φ２に係る位相差情報φＤを補間演算
手段１１に出力する。さらに、補間演算手段１１が被画
像変換情報ＤＩＮについて、位相差情報φＤにより！＋
ｆｔ問処理をして、補間出力情報ＤＩＮを情報出力手段
１２に出力をする。そして、情報出力手段１２により、
第２の基準信号φ２に同期して画像情報ＤＯＴを出力す
ることが可能となる。

これにより、従来のように被画像変換情報ＤＴＮをライ
ンメモリ等に格納する事態が無くなることから該装置の
ｒ−ｓｒ化が容易になる。また、それを−旦アナログ信
号等に置換することなく、運の変換処理をデジタル処理
することができることから梢度良い画像変換処理をする
ことが可能となる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明をす
る。

第２〜５図は、本発明の実施例に係る画像情報変換装置
を説明する図であり、第２図は、本発明の実施例の画像
情報変換装置に係るブロック図を示している。

図において、本発明に係る画像情報変換装置１０は、色
副搬送波（ｒ　ｓ　ｃ＝３．５８ＭＨ２）に同期したク
ロック系（４ｆｓｃ）により処理された複合映像データ
、例えば輝度信号Ｙ及び色信号Ｃ等を水平同期信号（ｒ
ｈ＝１５．’　７Ｋｌ−１２）に同期したクロック系（
９１０ｆ　ｈ）の輝度信号Ｙ′及び色信号Ｃ′に変換す
るものである。

一般に複合映像信号ＴＶＳをＡ／Ｄ変換器を介してＡ／
Ｄ変換し、輝度信号Ｙ及び色信号Ｃ等のコンポジット信
号を画像処理する場合には、コンポジット信号処理回路
７において、色副搬送波に同期したクロックを用いるこ
とにより、デコート処理を容易にすることが可能となる
。また、映像信号処理回路８では、電子ビームの水平走
査周波数の関係から水平同期信号に同期したクロックを
用いてコンポジット信号の画像情報処理をし、それをＤ
／Ａ変換器９を介して、アナログコボジッ１〜信号Ｒ，
Ｇ、　　Ｂにしている。

第３図は本発明の実施例の画像情報変換装置に係る構成
図を示している。

図において、２１は補間演算手段１１の一実施例となる
線型補間演算回路であり、第１のクロックφ１に基づい
て処理されたコンポジット信号（以下入力データという
）ＤＩＮと位相差データ（φＤ）とを入力して、補間出
力データＤＭ（以下Ｄｎ’　、Ｄｎ＋１’　　・・・と
いう）を出力する機能を有している。

線型補間演算回路２１は、入力データＤＩＮをラッチす
るレジスタ２１ａと、ロード付レジスタ２１ｂ、２１ｃ
、位相差データφＤ（１−λｎ。

λｎ）及びラッチされた入力データＤＩＮの積算処理を
する積算器２１ｄ、２１Ｆと、積算処理された入力デー
タｌ）　Ｉ　Ｎの加算処理をする加算器２１ｃから成る
。

２２は情報出力手段１２の一実施例となる選択回路であ
り、補間出力データｌ）　ｎ　’　、　　Ｄ　ｎ　＋１
　’・・・・・を入力し、３進カウンタ２３ａの第４の
クロツク＜’ｓ沢信号）φ４０〜φ４２に基づいて、第
２のクロック−２に同期する複合映像信号ＤＯＴ（以下
出力データという）を出力する機能を有している。

２３は変換制御信号発生手段１３の一実施例となる変換
制御パルス発生回路であり、第１のりＩ′１ツクφ１と
第２のクロンクφ２を入力して、第３の基準信号の一実
施例となる第３のクロノクφ３０、φ３１．φ３２と、
第４の基準信号φ４の一実施例となる３相クロックφ４
０．φ４１．φ４を出力する機能を有している。変換制
御パルス発生回路２３は、第２のクロック−２により動
作する３進カウンタ２３ａと、３相クロツクφ４０を入
力して制御パルス信号Ｓ１を出力する５Ｒ−ＦＦ（セッ
ト／リセットフリップフロップ）回路２３ｂと、第１の
クロンクφ１に基づいて同町１パルス信号Ｓ１をラッチ
するＤ−ＦＦ（Ｄ型フリップフロップ）回ＦｔＰ１２３
　ｃから成る。

１ 同様にして、クロンクφ３１に係る５Ｒ−−ＦＦ回路２
３ｄ、Ｄ−ＦＦ回路２３ｅと、クロックφ３２に係る５
ＲＦＦ回路２３ｆ、Ｄ−ＦＦ回路２３ｇとが設けられて
いる。

２４は位相差検出手段１４の一実施例となる位相差検出
回路であり、例えば３相りロノクφ４０と第３のクロン
クφ３０とを入力して、位相差デタφＤＯを出力する機
能を有している。位相差検出回路２４は、３相クロンク
φ４０を遅延して、遅延データＲＤＩ〜ＲＤ　ｎをラッ
チするＤ−ＦＦ回路２４ｂと、ラッチされた遅延データ
ＲＤＩ〜ＲＤｎのデコード処理をし７て、位相差データ
φＤＯを出力するエンコード回路２４ｃから威る。

なお、図において、破線で囲んだ３１及び３２は３相ク
ロツクφ４１及びφ４２に係る線型補間演算１Ｔｉｌ路
２１及び位相差検出回路２４を省略したものであり、３
相クロツクφ４０に係るそれらの回路と同様である。こ
のため、内部回路図を省略しＣいる。

第４図は本発明の実施例の変換制御パルス発生２ 回路に係る説明図である。

図において、変換制御パルス発生回路２３ば本発明の実
施例では入力データを３系統に分離して、線型補間する
ため、第２のり１−１ノクφ２を３相クロソクφ４０．
φ／Ｉｆ、　　φ／１２にしている。

この補間演算に係る制御１［パルス信号Ｓｌ、すなわち
Ｓ　Ｒ−Ｆ　Ｆ回路２３ｂの出力ＳＬは、例えば３相ク
ロツクφ４０の場合、第１のクロンクφ１の１周１０１
間に第２のクロンクφ２の立ち」二がりを検出した場合
に発生ずるものである。また、１コド付レジスタ２１ｂ
、２１ｃ、Ｄ−ＦＦ回路２４ｂへの第３のクロックφ３
０　すなわちｌ〕−ＦＦ回路２３ｃの出力φ３０　＋上
、制御パルス信号Ｓｌの立ち下がりに同期して立ち上が
り、第１のり［Ｉツクφ１に同↓ＪＩして立ち下がるも
のである。

これらにより、本発明の実施例に係る画像情報変換装置
を構成する。次に当該装置の動作について、第１のクロ
ックφ１等により処理された複合映像イ警−５Ｊを第２
のクロノクφ２１γに同；！ｕ　シ’ｒ出力する場合を
説明する。

第５図は、本発明の実施例の画像情報変換装置に係る動
作タイムチャートである。

図において、まず、第１のクロンクφ１に同期した入力
データＤｎ、Ｄｎ＋１．Ｄｎ＋２・・・を線型補間演１
γ回路２１のレジスタ２１ａとロード付レジスタ２１ｃ
に入力する。次に入力データＤｎ　　Ｄｎ＋１・・・を
、第２のクロンクφ２で叩く位置を検出する。この際に
変換制御パルス発生回路２３は、３相クロックφ４０．
φ４１．　　φ４２と、該３相クロツクφ４０．　　φ
４１．　　φ４２とクロンクφ１とによってつくられた
第３のクロンクφ３０．φ３１．φ３２とを、位相差検
出回路２４とロード付レジスタ２１ｂ、２１ｃとに出力
する。ここで、ロード付レジスタ２１ｂ、２ＩＣは、第
３のクロックφ３０により、入力データＤｎ　　Ｄｎ＋
４−　　Ｄｎ＋１．Ｄｎ＋５＝・をラッチする。

位相差検出回路２４は第３のクロックφ３０と第４のク
ロックφ４０との位相差を検出し、それを位相差データ
φＤｏとしてλｎ、λｎ＋４・・・を、線型補間演算回
路２１の積算器２］Ｃ１２１ｆに出力をする。

これにより、線型補間ｉ’ｊｊ　’Ｊ′１回路２１は、
入カデタＤｎ、Ｄｎ＋１．Ｄｎ＋４．Ｄｎ−１−５・・
と位相差データλｎ、λｎ　＠−／Ｉ　、　　・・・・
とに話づいて、第２のクロンクφ２で叩いた位置にある
と仮定される補間出力データＤＭの演算をする。

この際に第２のクロンクφ２で叩いた両側の入力データ
Ｄｎ、Ｄｎ−１−１・・・・について、次式により線型
補間処理をする。

Ｄｎ’　−ＤｎＸλｎ、　＋　（Ｄ　ｎ　＋１　）　Ｘ
　（１，−λｎ）但し、Ｄｎは人ノＪデータ５　λｎは
位相差データＤｎ’は補間出力データである。なお、補
間出力データＤｎ’は第１のクロシクφ１に同期してい
る。

これらの動作を、３植カウンタ２３ａの３相クロックφ
４０．φ４１．　　φ４２の３系統において順次行う。

そして、第１のクロックφ１で叩いた補間出力データＤ
ｎ’、Ｄｎ＋１’　　・・・・を第２のクロック−２に
同期して、順次出力する。こ５ の際に選１尺回路２２は、第２のクロック−２に同ル１
した１系統の複合映像信号として、出力デークＤＯＴを
出力する。

このようにして、本発明の実施例の装置によれば、レジ
スフ２１ａ、ロード付しジスタ２１ｂ。

２１ｃ、積算器２１ｄ、２１ｆ及び加算器２１ｅから威
る線型補間演算回路２１と、選択回路２２と、３進カウ
ンク２３ａ、５Ｒ−ＦＦ回路２３ｂ及びＤ−ＦＦ回路２
３ｃから成る変換制御パルス発生回路２３と、タップ付
遅延線回路２４ａ、ＤＦＦ回路２４ｂ及びエンコード回
路２４ｃから成る位相差検出回路２４とにより構成され
ている。

このため、第１のクロノクφ１に同期した複合映像信号
等の入力データＤＩＮと、変換制御パルス発生回路２３
からの３相クロックφ４０．φ４１、φ４２と、第３の
クロンクφ３０．φ３１φ３２に基づいて位相差検出回
路２４が検出した第１．第２のクロンクφ１．φ２の位
相差データφＤＯ〜φＤ２とを、線型補間演算回路２１
により補間演算処理することができる。この補間演算６ 処理された補間出力データｌ）　ｎ　’　、　　Ｄ　ｎ
　−１−１’・・を第２のクロック−２により拾い出す
ことにより、第２のクロック−２に同期した出力データ
ＤＯＴを他の映像処理回路等に出力することが可能とな
る。

これにより、１水平走査線に係る画素が数１０００個以
上となる場合であっても、従来のように１ライン分のデ
ジタル複合映像信号をレジスタ１０００個以」二により
構成されラインメモリ等に格納するという事態を無くす
ることができる。従って、レジスタ等の個数が減少でき
ることから該装置のＬＳＩ化を容易にすることが可能と
なる。

〔発明の効果］ 以上説明したように本発明によれば、第１．第２のクロ
ック系の位相差データＧこより補間処理された画像変換
情報を第２のクロック系に同期して出力することができ
る。

このため、従来のようなり／Ａ変換器、Δ／Ｄ変換器及
びラインメモリ等を必須構成要素とすることがなく、回
路構成も簡略化できることから、該装置のＬＳＩ化を容
易にすることが可能となる。

これにより、高精度かつ低コストの画像情報変換装置の
製造に寄与するところが大きい。

【図面の簡単な説明】

第１図は、本発明の画像情報変換装置に係る原理図、 第２図は、本発明の実施例の画像変換装置Ｇこ係るブロ
ック図、 第３図は、本発明の実施例の画像変換装置に係る構成図
、 第４図は、本発明の実施例の変換制御パルス発生回路に
係る説明図、 第５図は、本発明の実施例の画像情報変換装置に係る動
作タイムチャート、 第６図（ａ）、　　（ｂ）は、従来例の画像変換装置に
係る構成図である。 （符号の説明） １１・・・補間演算手段、 １２・・・情報出力手段、 １３・・・変換制御信号発生手段、 １４・・・位相差検出手段、 ＤＩＮ・・・被画像変換情報、 ＤＭ・・・補間出力情報、 φＤ・・・位相差情報、 φ１・・・第１の基準信号、 φ２・・・第２の基準信号、 φ３・・・第３の基準信号、 φ４・・・第４の基準信号、 ＤＯＴ・・・画像変換情報。

Claims (1)

1. 【特許請求の範囲】 第１の基準信号（φ１）に基づいて処理された被画像変
   換情報（ＤＩＮ）と位相差情報（φＤ）と第４の基準信
   号（φ４）とを入力して、補間出力情報（ＤＭ）を出力
   する補間演算手段（１１）と、 前記補間出力情報（ＤＭ）を入力して、第２の基準信号
   （φ２）に同期する画像変換情報（ＤＯＴ）を出力する
   情報出力手段（１２）と、 前記第１の基準信号（φ１）と第２の基準信号（φ２）
   とを入力して、第３の基準信号（φ３）と第４の基準信
   号（φ４）とを出力する変換制御信号発生手段（１３）
   と、 前記第３の基準信号（φ３）と前記第４の基準信号（φ
   ４）とを入力して、位相差情報（φＤ）を出力する位相
   差検出手段（１４）とを具備することを特徴とする画像
   情報変換装置。