JPH0332208B2 - - Google Patents

Info

Publication number
JPH0332208B2
JPH0332208B2 JP56190630A JP19063081A JPH0332208B2 JP H0332208 B2 JPH0332208 B2 JP H0332208B2 JP 56190630 A JP56190630 A JP 56190630A JP 19063081 A JP19063081 A JP 19063081A JP H0332208 B2 JPH0332208 B2 JP H0332208B2
Authority
JP
Japan
Prior art keywords
film
silicon
substrate
insulating film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56190630A
Other languages
English (en)
Other versions
JPS5893222A (ja
Inventor
Tomoyasu Inoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP19063081A priority Critical patent/JPS5893222A/ja
Publication of JPS5893222A publication Critical patent/JPS5893222A/ja
Publication of JPH0332208B2 publication Critical patent/JPH0332208B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は多層半導体素子の製造方法に係わり、
特に下地結晶部から上部半導体層へのエピタキシ
ヤル結晶成長技術に関する。
従来技術とその問題点 周知のように、半導体基板上に形成する半導体
装置、特に集積回路素子においては、酸化、拡
散、イオン注入、CVD、写真蝕刻等の公知の技
術を用いて、基板上に二次元的に素子を配列させ
るものであつた。そのため従来の技術を用いて、
半導体装置を高集積化、高速化する事には限界が
ある。この限界を打破する方法として素子を多層
に積み重ねる、所謂三次元集積回路が提案されて
おりそれを実現させるための基板材料として絶縁
膜上の多結晶シリコンまたは非晶質シリコン層
を、レーザー光や電子ビーム等のエネルギービー
ム照射により、粗大結晶粒化または単結晶化し、
それを積層するものが有望視されている。
多層半導体素子に用いる基板材料の製造方法は
現在迄に幾つか提案されているが、その中で最も
有望視されているものにLESS法（Latera
Epitaxy by Seeded Solidification）がある。
LFSS法は第１図に示す様に、シリコン基板１
上の絶縁膜２の一部を開孔し、その上に多結晶ま
たは非晶質シリコン膜を堆積し、連続ビームのレ
ーザー光または電子線を照射して、上記開口部で
下地単結晶シリコン基板との接触部を種結晶とし
て、そこから横方向に結晶成長させる。この場合
開孔部から最大約100μｍ程度、単結晶領域３が
伸びて行く。この方法の特長は前記、種結晶部分
の位置の定め方により単結晶領域を基板面内の希
望する場所に作り得る事にあり、半導体素子を必
らず単結晶領域の上に形成できる事である。
LESS法による結晶膜成長を行なう場合、絶縁
膜上のシリコン膜と、開口部のシリコン基板上の
シリコン膜ではそれらの下地材質の熱伝導度や、
エネルギービームの反射、干渉、等の違いにより
加熱状態が異なるため、シリコン膜全体に対して
結晶成長に最適な状態を作り出す事が難かしい。
レーザービーム照射の場合には下地絶縁膜表面で
の光の反射、電子ビーム照射の場合には、下地物
質からシリコン膜に戻つてくる後方散乱電子の影
響によるものである。一般に、絶縁膜は、シリコ
ンよりも熱伝導度が低いため、絶縁膜上のシリコ
ン膜の方がシリコン基板上のシリコン膜よりも、
温度が上りやすい。このため、開口部のシリコン
膜に最適な条件で、エネルギービームを照射した
場合には、絶縁膜上のシリコン膜に対しては照射
条件が強すぎる事になる。
発明の目的 本発明は、この様な点に鑑みてなされたもので
容易にエピタキシヤル結晶成長させる事を目的と
する。
発明の概要 この発明は、開口部のシリコン基板とその上に
堆積するシリコン膜との間に薄い金属膜或は金属
珪化物膜を挿入して、エピタキシヤル結晶成長さ
せるようにしたものである。
発明の効果 本発明によれば、面内温度分布をなだらかとす
る事ができ、横方向エピタキシヤル結晶成長を容
易化した半導体単結晶膜の製造方法を提供するこ
とができる。
発明の実施例 以下、本発明の実施例を図面を用いながら説明
する。第２図は本発明による横方向結晶成長を示
す断面図である。まず、シリコン基板１の上に通
常の工程によりシリコン酸化膜２を形成した後、
種結晶部とすべき場所のシリコン酸化膜２を写真
蝕刻法により除去して、開口部を形成する。次に
厚さ200Åのコバルト膜５を真空蒸着法により堆
積し、写真蝕刻法により、開口部以外のコバルト
膜を除去し、開口部にコバルト膜を選択的に残
す。次にそのコバルト膜及びシリコン酸化膜２上
に、多結晶シリコン膜３を減圧CVD法により堆
積させた。シリコン酸化膜２と多結晶シリコン膜
３の厚みはそれぞれ、0.5μｍと0.3μｍである。次
に電子ビームアニールにより表面近傍を加熱して
横方向結晶成長させた。電子ビームの加速電圧は
10KV、ビーム電流2mA、ビーム径約100μｍであ
る。電子線は表面上を走査速度50cm/Sの速さで
ラスタースキヤンさせた。
この結果、開口部より長さ500μｍ、幅30mmの
シリコン膜が下地基板と同一の面方位の単結晶膜
となつた。これは、開口部の多結晶シリコン膜で
は入射電子ビームによる直接加熱に加えて、下の
コバルト層からの後方散乱電子が加熱に寄与した
ためシリコン酸化膜上の多結晶シリコン膜とほぼ
同等の温度になつたため、面内横方向の温度勾配
がゆるやかになつたためと考えられる。一方、コ
バルト層の部分は電子ビームアニールによりコバ
ルトシリサイド層が形成された事が、オージエ電
子分光法による深さ方向元素分布測定により明ら
かとなつた。このため、下地シリコン基板と上部
単結晶シリコン膜とは、オーム性接触が容易に得
られた。
本実施例では電子ビームアニール法による単結
晶化を示したが、レーザーアニールでも同等の効
果が得られる。その場合は界面での光の反射、シ
リコン膜内での光の多重反射、干渉等の現象が加
熱に寄与する訳である。
また、本実施例では多結晶シリコン膜の形成に
減圧CVD法を用いたが、超高真空中での蒸着、
スパツタリング、イオンビームデポジシヨン等を
用いても同等の効果が得られる。多結晶シリコン
膜の下に敷く金属層にコバルトを用いたが、その
他にパラジウム、白金、モリブデン、タングステ
ン、ニオブ、ニツケル等を用いても良い。
【図面の簡単な説明】
第１図はLESS法を説明する為の断面図、第２
図は本発明の実施例を説明する為の断面図であ
る。

Claims (1)

    【特許請求の範囲】
  1. １ 単結晶半導体基板表面に絶縁膜を被着し、該
    絶縁膜の一部を除去し、前記基板表面を露出する
    開口部を形成し、前記露出した基板上に選択的に
    金属或いは金属珪化物膜を被着しさらにこの金属
    或いは金属硅化物膜上及び前記絶縁膜上に多結晶
    或いは非晶質の半導体膜を被着した後、電子ビー
    ム或いはレーザー光照射する事により、上記開口
    部からエピタキシヤル成長させる事を特徴とする
    半導体単結晶膜の製造方法。
JP19063081A 1981-11-30 1981-11-30 半導体単結晶膜の製造方法 Granted JPS5893222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19063081A JPS5893222A (ja) 1981-11-30 1981-11-30 半導体単結晶膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19063081A JPS5893222A (ja) 1981-11-30 1981-11-30 半導体単結晶膜の製造方法

Publications (2)

Publication Number Publication Date
JPS5893222A JPS5893222A (ja) 1983-06-02
JPH0332208B2 true JPH0332208B2 (ja) 1991-05-10

Family

ID=16261259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19063081A Granted JPS5893222A (ja) 1981-11-30 1981-11-30 半導体単結晶膜の製造方法

Country Status (1)

Country Link
JP (1) JPS5893222A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246620A (ja) * 1984-05-22 1985-12-06 Agency Of Ind Science & Technol 半導体結晶層の製造方法
JPH0614540B2 (ja) * 1984-09-04 1994-02-23 工業技術院長 半導体薄膜結晶層の製造方法
JPS6163018A (ja) * 1984-09-04 1986-04-01 Agency Of Ind Science & Technol Ｓｉ薄膜結晶層の製造方法
JPS61201414A (ja) * 1985-03-02 1986-09-06 Agency Of Ind Science & Technol シリコン単結晶層の製造方法
JPS61234088A (ja) * 1985-04-10 1986-10-18 Agency Of Ind Science & Technol レ−ザ光照射装置
JP2750890B2 (ja) * 1988-06-28 1998-05-13 株式会社リコー 半導体基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51130169A (en) * 1975-05-07 1976-11-12 Nec Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51130169A (en) * 1975-05-07 1976-11-12 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
JPS5893222A (ja) 1983-06-02

Similar Documents

Publication Publication Date Title
US4901121A (en) Semiconductor device comprising a perforated metal silicide layer
US4523962A (en) Method for fabricating monocrystalline semiconductor layer on insulating layer by laser crystallization using a grid of anti-reflection coating disposed on poly/amorphous semiconductor
JPS6163017A (ja) 半導体薄膜結晶層の製造方法
US4728626A (en) Method for making planar 3D heterepitaxial semiconductor structures with buried epitaxial silicides
CA1296816C (en) Process for producing a semiconductor article
JPH0332208B2 (ja)
JP2858434B2 (ja) 結晶の形成方法および結晶物品
JPS5893220A (ja) 半導体単結晶膜の製造方法
KR101329352B1 (ko) 반도체 장치의 제조방법
JPS5856322A (ja) 半導体基板の製造方法
JPS587071B2 (ja) 半導体装置の製造方法
JPH04206932A (ja) 半導体装置及びその製造方法
JPS5893217A (ja) 半導体結晶膜の製造方法
US5338388A (en) Method of forming single-crystal semiconductor films
JPH0682631B2 (ja) 半導体装置の製造方法
EP0455284A1 (en) Method for applying metal silicides to silicon
JPH0810669B2 (ja) Ｓｏｉ膜の形成方法
JPS5893223A (ja) 半導体装置の製造方法
JPH02219244A (ja) 電界効果トランジスタ及びその製造方法
JP2569402B2 (ja) 半導体薄膜結晶層の製造方法
JPS62134922A (ja) 半導体装置の製造方法
JPS63239186A (ja) 結晶物品およびその形成方法
JP3304393B2 (ja) 半導体装置
JPH0732146B2 (ja) 化合物半導体装置の電極形成方法
JPS5837950A (ja) 多層半導体素子の製造方法