JPH0330359B2

JPH0330359B2 -

Info

Publication number: JPH0330359B2
Application number: JP61191516A
Authority: JP
Priority date: 1986-08-15
Filing date: 1986-08-15
Publication date: 1991-04-30
Also published as: JPS6348098A

Description

【発明の詳細な説明】（発明の技術分野）本発明は、データ処理システムに於いて、制御
装置と端末との間で授受される制御データの送受
信方式に係り、特にデータの伝送制御をデータ処
理用のCPUとは別個のCPUで行なうようにした
システムの制御データ送受信方式に関する。

（従来技術と問題点）従来の所謂ワンチツプCPUを使用したデータ
処理システムでは、制御装置に１個のCPUを有
し、端末との間の制御データの授受及びこれに基
づく処理を上記CPUで一括して行なわれる。

このようなデータ処理システムで端末の数を多
くした場合、授受すべき制御データの数及びこの
制御データに基づく処理数が多くなるため、
CPUの処理サイクルを長く設定する必要があり、
迅速な制御が不可能となる。

以上の問題点を解決すべく本発明の発明者は、
制御装置にデータ処理用のCPUとデータ授受用
のCPUを設けてデータの処理と授受とを並行さ
せて行うようにしたデータ処理方式を本件とは別
の特許出願で提案した。

ところで、上記データ処理方式では、制御装置
に於いて端末から受信した制御データによる処理
結果を制御データとして端末に送信する場合、当
該制御データはデータ授受用CPUの制御下にお
かれるメモリに一旦格納されたのち端末に順次送
られるために、制御データの送信タイミングのデ
ータ処理タイミングからの時間的な遅れが大きく
なる。

ところで、制御装置と端末との間で授受される
制御データには、処理のための制御データ（処理
制御系データ）と処理の結果又は処理後の状態等
を端末に表示するための制御データ（表示制御系
データ）とがあり、表示制御系データによる制御
は一般に上記制御データの送信タイミングの遅れ
は問題とならないが、処理制御系データによる制
御は一般に比較的短時間のうちに完結させる必要
があることが多く、上記制御データの送信タイミ
ングの遅れが問題となる。具体的にいうと、例え
ば上記データ処理システムを適用した電子ボタン
電話装置では、処理制御系データには発信又は応
答の際の回線接続制御データ、終結の際の回線切
断制御データ、ダイヤル時のダイヤル符号送出制
御データ等があり、また表示制御系データには回
線使用状態、着信等の可視表示を行なうためのラ
ンプ表示データ、着信音、話中音等の可聴表示を
行なうためのトーン表示データ、端末（電話機）
に時刻、通話時分、相手先ダイヤル番号等の表示
を行うためのデイスプレイ表示データ等があり、
上記処理制御系データによる制御では制御データ
の送信タイミングが遅れると端末（電話機）での
操作と制御装置での処理との間での時間的なずれ
が大きくなつて好ましくない。

（発明の目的）本発明は、以上の問題点を解決すべく提案する
もので、端末数が多くても制御装置での処理サイ
クルが長くならず、かつ遅れが許されない制御の
ための制御データを短時間のうちに授受できる制
御データの送受信方式を得ることを目的とする。

（発明の概要）この目的のため、本発明は、制御装置にデータ
処理用CPUとデータ授受用CPUを設け、制御装
置での端末からの制御データの受信は、端末から
送出された制御データを上記データ授受用CPU
で順次受信したのち上記データ処理用CPUに一
括に転送して行ない、制御装置から端末への制御
データの送信は、上記データ処理用CPUから上
記データ授受用CPUに制御データを一括に転送
したのち当該データ授受用CPUから端末に順次
送信する第１の送信形態と、上記データ処理用
CPUから端末に制御データを直接送信する第２
の送信形態とにより行うようにしたものであり、
表示制御系に於けるように制御装置での処理から
制御データの送信までに時間的遅れ（１処理サイ
クル程度の遅れ）が許されるような制御データは
上記第１の送信形態で、処理制御系に於けるよう
に上記時間的遅れが許されないような制御データ
は上記第２の送信形態でそれぞれ送信するように
したものである。

（実施例の構成）第１図及び第２図は本発明を電子ボタン電話装
置に実施した例を示すブロツク図で、第１図は制
御装置側を、第２図は端末側をそれぞれ示してい
る。

まず、制御装置CCの構成を説明する。

第１図に示すように、制御装置CCは、端末側
装置（端末接続ユニツトSTU、回線接続ユニツ
トTKU）との間で制御データ（以下、データと
いう。）の授受を制御するためのデータ授受用
CPU.１、このCPU.１の制御で受信したデータに
基いて処理を行ない、端末側装置に送信するデー
タを作成するためのデータ処理用CPU.２、
RAMでなり、受信データのメモリ空間３₁と送信
データのメモリ空間３₂が設定されていて端末側
装置から受信したデータ及び端末側装置に送信す
るデータのうち時間的遅れが許されるデータ（例
えば表示制御系データ、以下表示制御系データを
例とする。）を格納するためのメモリ３、このメ
モリ３と同様の構成で、データ処理用CPU.２で
処理されるデータ（メモリ３から転送されたデー
タ）及びデータ処理用CPU.２で作成した表示制
御系データを格納するためのメモリ４、データ授
受用CPU.１及びメモリ３とデータ処理用CPU.２
及びメモリ４との間の結合を制御するために、ア
ドレスバスad₁とad₂との間及びデータバスde₁と
de₂との間にそれぞれ設けられたアドレスゲート
５及びデータゲート６、アドレスを端末側装置の
番号に展開するためのデコーダ７₁〜７_o、制御装
置CCのデータバスde₂と各端末側装置へのデータ
バスde₃との結合を制御するためのデータゲート
８、データ授受用CPU.１とデータ処理用CPU.２
との間でデータの転送制御を行うためのフリツプ
フロツプ９及び１０等で構成されている。

データ授受用CPU.１とメモリ３及びデータ処
理用CPU.２とメモリ４とは、それぞれがアドレ
スバスad₂とデータバスde₂及びアドレスバスad₁
とデータバスde₁とによつて相互に結合されて、
それぞれデータ授受ブロツク及びデータ処理ブロ
ツクを構成し、この２つのブロツクはアドレスゲ
ート５及びデータゲート６を介してアドレスバス
ad₁とad₂及びデータバスde₁とde₂とが相互に接続
されることによつて結合されている。

また、デコーダ７₁〜７_oにはアドレスバスad₂
を構成する16本のラインA₀〜A₁₅のうちＩ／Ｏ指
定に使用する適宜のラインが接続されており、そ
の組み合わせから端末側装置の番号を展開する構
成となつている。尚、実施例のボタン電話装置で
は、制御装置CC内のアドレスは16ビツト構成
（A₀〜A₁₅）であり、因みにデータは８ビツト構
成（D₀〜D₇）である。

次に、端末側装置の構成を説明する。

第２図に示すように、端末側装置は、複数の端
末（電子ボタン電話装置では、電話機等に相当す
る。以下、電話機を例とする。）STと複数の通信
回線（電子ボタン電話装置では局線等、電話回線
に相当する。以下電話回線を例とする。）Ｌとを
選択的に接続制御するために電話機ST側に設け
られた複数の端末接続ユニツトSTU（区別する必
要のないときは記号に添字を付さない。他の記号
についても同様とする。）及び電話回線Ｌ側に設
けられた複数の回線接続ユニツトTKUで構成さ
れる。尚、第２図では端末接続ユニツトSTU及
び回線接続ユニツトTKUは、それぞれ２ユニツ
トずつ示してある。

端末接続ユニツトSTUは、複数の電話機STの
各種制御を一括して行なうサブCPU.２１と、電
話機STと電話回線Ｌとを選択的に接続するため
に接点（クロスポイント）がマトリツクスに配さ
れたスイツチ２２、で構成されている。

回線接続ユニツトTKUは、複数の電話回線Ｌ
に関する各種制御を一括して行なうサブCPU.３
１と、電話回線Ｌ毎に設けられ、電話回線Ｌに対
するインターフエースの機能を有する接続回路３
２で構成されている。

端末接続ユニツトSTUのサブCPU.２１及び回
線接続ユニツトTKUのサブCPU.３１には、それ
ぞれ前記制御装置CCのデコーダ７₁〜７_oからの
番号指定線l₇が接続され、また、データゲート８
からのデータバスde₃が複式に接続されている。
図に示す例では、端末接続ユニツトSTU₁及び
STU₂のそれぞれのサブCPU.２１がそれぞれデ
コーダ７₁の第１番及び第２番の展開番号で指定
され、回線接続ユニツトTKU₁及びTKU₂のそれ
ぞれのサブCPU.３１がそれぞれデコーダ７_oの第
１番及び第２番の展開番号で指定されるように接
続されている。尚、第１図と第２図の〜は、
同じ符号の個所が接続されていることを示してい
る。

端末接続ユニツトSTUと電話機STとは、各電
話機STの制御線l₈がサブCPU.２１に個別に接続
され、また各電話機STの通話線l₉がスイツチ２
２の例えば列線に接続されることによつて結合さ
れており、更に各端末接続ユニツトSTU相互は、
それぞれのスイツチ２２の例えば行線が縦列に接
続されることによつて結合されている。

回線接続ユニツトTKUの接続回路３２は、回
線の閉結手段（所謂、Ａポジシヨンリレー等）、
呼出信号の受信手段、ダイヤル信号の送出手段等
を有しており、その一方の通話路端には電話回線
Ｌが接続され、他方の通話路端は端末接続ユニツ
トSTUのスイツチ２２の行線に接続されている。

（実施例の作用）第３図は、本発明の実施例の制御シーケンスを
説明する図である。

制御装置CCと端末側装置（端末接続ユニツト
STU及び回線接続ユニツトTKU）との間のデー
タの授受及び受信データによる制御装置CCでの
処理は、設定時間、例えば100ｍsecの処理サイク
ルでサイクリツクに行なわれる。

電話機STの状態は端末接続ユニツトSTUのサ
ブCPU.２１で、電話回線Ｌの状態は回線接続ユ
ニツトTKUのサブCPU.３１でそれぞれ常時監視
されており、電話機STで例えば回線選択ボタン
を押下すると、当該電話機STが所属する端末接
続ユニツトSTUに於いて当該電話機STの制御線
l₈にボタン押下信号が送出され、サブCPU.２１
は上記ボタン押下信号を検知して当該電話機ST
の端末番号及び押下された回線選択ボタンの種別
等、必要な情報を含むデータをデータバスde₃に
送出し、また、いずれかの電話回線Ｌに例えば着
信があると、当該電話回線Ｌが所属する回線接続
ユニツトTKUに於いて当該電話回線Ｌが接続さ
れた接続回路３２で着信信号を受信し、サブ
CPU.３１は上記着信信号の受信をラインl₁₁を介
して読み込んで当該着信のあつた電話回線Ｌの識
別情報等、必要な情報を含むデータをデータバス
de₃に送出する。

制御装置CCに於いて、その処理サイクル中、
端末側装置からのデータの受信時間になると、デ
ータ授受用CPU.１はラインl₁にオフ信号を送出
してアドレスゲート５及びデータゲート６を非導
通状態とし、これによつてメモリ３及びアドレス
バスad₂、データバスde₂は専らデータ授受用
CPU.１の制御に支配され、メモリ４及びアドレ
スバスad₁、データバスde₁は専らデータ処理用
CPU.２の制御に支配される状態となる。

この状態で、データ授受用CPU.１はアドレス
バスad₂に端末側装置のアドレスコードを順次送
出する。このアドレスコードはデコーダ７₁〜７_o
によつて端末側装置の番号、すなわち端末接続ユ
ニツトSTU及び回線接続ユニツトTKUの番号に
展開され、番号指定線l₇に順次端末側装置の指定
信号が送出されていく。このとき、データゲート
８はデータ授受用CPU.１からラインl₂に送出さ
れているオン信号により導通状態にあつてデータ
バスde₂とde₃とが結合されており、データ授受用
CPU.１は端末接続ユニツトSTU及び回線接続ユ
ニツトTKUからデータバスde₃に送出されている
データを、上記動作で指定した順序、すなわち例
えば端末接続ユニツトSTU₁，STU₂，…及び回
線接続ユニツトTKU₁，TKU₂，…の順に上記デ
ータゲート８及びデータバスde₃を介して読み込
み、メモリ３の受信データメモリ空間３₁の対応
アドレスに当該データを順次格納する（第３図イ
参照）。

メモリ３への上記データの格納が終了すると、
データ授受用CPU.１はラインl₃にデータの格納
完了を示す信号を送出し、これによつてフリツプ
フロツプ９が反転して当該データの受信完了が記
憶される。このとき、ラインl₂にはオフ信号が送
出されてデータゲート８が非導通に転じ、制御装
置CC側のデータバスde₂と端末側装置側のデータ
バスde₃との結が切り離される。

データ授受用CPU.１が以上の制御を行つてい
る間、データ処理用CPU.２は１周期前の処理サ
イクルで受信したデータに基いた処理のうち、未
処理で残つているデータによる処理を行つている
（第３図ロ参照）。この処理は第３図トの期間での
処理と同じであり、詳細は後の説明で明らかとな
る。

データ処理用CPU.２の処理サイクルに於いて
前記動作でメモリ３に格納されたデータの転送制
御時間になると、当該データ処理用CPU.２はま
ずラインl₄を検索する。前記のように、フリツプ
フロツプ９が端末側装置からのデータの受信完了
を記憶していると、上記ラインl₄にはデータの転
送準備が完了したことを示す信号が送出されてお
り、この信号によつてデータ処理用CPU.２はデ
ータの転送制御が許可されたものと判断し、ライ
ンl₅にデータの転送制御開始を示す信号を送出す
る。これによつてフリツプフロツプ１０が反転
し、データ授受用CPU.１はラインl₆の検索によ
つて上記フリツプフロツプ１０の反転を知つてデ
ータ処理用CPU.２のデータ転送制御開始を判断
する。この判断によつてデータ授受用CPU.１は
ラインl₁にオン信号を送出したのち、データ授受
制御に関する動作を一旦停止する。

ラインl₁にオン信号が送出されると、アドレス
ゲート５及びデータゲート６が導通に転じ、これ
によつてアドレスバスad₂及びデータバスde₂はそ
れぞれアドレスバスad₁及びデータバスde₁に結合
され、かつこのときデータ授受用CPU.１は動作
停止状態にあるので、メモリ３はメモリ４ととも
にデータ処理用CPU.２の制御に支配されるよう
になる。

データ処理用CPU.２は、以上のようにしてデ
ータ授受用CPU.１の動作を停止させたのち、前
記動作でメモリ３の受信データメモリ空間３₁に
格納されたデータを読み込んでメモリ４の受信デ
ータメモリ空間４₁に格納する制御、すなわちデ
ータの転送制御を行なう。このデータの転送制御
は短時間のうちに一括して行なわれる（第３図ハ
参照、以下、この転送方法をブロツク転送とい
う。）。

メモリ３からメモリ４へのデータのブロツク転
送が終了すると、データ処理用CPU.２はメモリ
４の受信データメモリ空間４₁に格納されたデー
タを順次読み出してデータ処理を行ない、端末側
装置に送出するデータを作成する（第３図ニ参
照）。

以上の動作で作成されたデータの端末装置側へ
の送信は、当該データが処理制御系データである
場合と表示制御系データである場合とで異つた形
態で行なわれる。例えば、電話機ST₁₁で電話回
線L₁₁に発信すべく回線選択ボタンを押下した場
合を例とすると、メモリ４の受信データメモリ空
間４₁には端末接続ユニツトSTU₁から電話機
ST₁₁に於ける電話回線L₁₁対応の回線選択ボタン
の押下データが格納されている。当該データに基
ずくデータ処理用CPU.２での処理により作成さ
れるデータは、端末接続ユニツトSTU₁に対して
送出されるクロスポイント閉結データ、回線接続
ユニツトTKU₁に送出される回線捕捉データ及び
全ての端末接続ユニツトSTUに送出される電話
回線L₁₁の使用中表示データであり、上記クロス
ポイント閉結データ及び回線捕捉データは処理制
御系データであり、上記使用中表示データは表示
制御系データである。

処理制御系データはデータ処理用CPU.２から
直接端末側装置に送出される。すなわち、データ
処理用CPU.２は作成した処理制御系データの送
出先アドレスコードを出力し、このアドレスコー
ドはアドレスバスad₁、アドレスゲート５及びア
ドレスバスad₂を経てデコーダ７₁〜７₂に達し、
ここで端末側装置の番号に展開されて当該処理制
御系データの送出先端末側装置が指定される。こ
れと同時にデータ処理用CPU.２はラインl₂にオ
ン信号を送出してデータゲート８を導通状態と
し、データバスde₁に上記処理制御系データを出
力し、この処理制御系データはデータゲート６、
データバスde₂及びデータゲート８を経て端末側
装置側のデータバスde₃に送出される（第３図ホ
参照）。

以上の動作を前記クロスポイント閉結データ及
び回線捕捉データについて具体的に述べると、ク
ロスポイント閉結データはデコーダ７₁の第１番
の展開番号で指定された端末接続ユニツトSTU₁
に送出され、端末接続ユニツトSTU₁では当該ク
ロスポイント閉結データによる処理がサブCPU.
２１で行なわれて、スイツチ２２にリード１０を
介して駆動信号が送出され、これによつてスイツ
チ２２のクロスポイントｘが閉じる。また、回線
捕捉データはデコーダ７_oの第１番の展開番号で
指定された回線接続ユニツトTKU₁に送出され、
回線接続ユニツトTKU₁では回線捕捉データによ
る処理がサブCPU.３１で行なわれて電話回線L₁₁
対応の接続回路３２にリードl₁₁を介して捕捉信
号が送出され、この捕捉信号により当該接続回路
３２の回線閉結手段、例えばＡポジシヨンリレー
が作動する。以上の動作で電話機ST₁₁と電話回
線L₁₁とは相互に接続されたことになる。

以上のようにして処理制御系データの作成及び
送出が終るとデータ処理用CPU.２はラインl₂に
オフ信号を送出してデータゲート８を非導通状態
とし、制御装置CC側のデータバスde₂と端末側装
置側のデータバスde₃との結合を解く。

また、表示制御系データは、メモリ４の送信デ
ータメモリ空間４₂に格納されたのちメモリ３の
送信データメモリ空間３₂にブロツク転送された
のちデータ授受用CPU.１の制御によつて順次端
末側装置に送出される。以下にこの動作を詳述す
る。

データ処理用CPU.２は、表示制御系データを
まずメモリ４の送信データメモリ空間４₂の対応
アドレスに格納する（第３図ニ参照）。

データ処理用CPU.２での処理サイクルに於い
て、データ処理サイクルに於いて、データ処理用
CPU.２からデータ授受用CPU.１への表示制御系
データの転送時間となると、データ処理用CPU.
２は上記第３図ニでのデータ処理を一旦停止し、
その時点でメモリ４の送信データメモリ空間４₂
に格納されている表示制御系データをメモリ３の
送信データメモリ空間３₂にブロツク転送する
（第３図ヘ参照）。

データ処理用CPU.２の処理サイクルは例えば
100ｍsec程度の短時間であるので、これに制約さ
れて第３図ハに示すブロツク転送から第３図ヘに
示すブロツク転送までの時間を長くとることはで
きない。従つてデータ処理用CPU.２が第３図ニ
の期間中に行うことのできるデータ処理数は限ら
れてくるため、第２図ハでブロツク転送されたデ
ータのうちで未処理のものが生ずる。

ところで、１処理サイクル中、前記処理制御系
データは例えば電話機STの操作等で生ずる性質
のものであるからその数は通常少なく、従つて当
該処理制御系データの作成及び端末側装置への送
出は第３図ニの期間中に完了することができる
が、表示制御系データは例えば回線使用中表示デ
ータのように通常全電話機STに対して作成する
必要があるデータであり、その数は極めて多くな
る。従つて第３図ニの期間中に処理できない未処
理データは通常、表示制御系データに於いて生ず
る。この未処理の表示制御系データによる処理
は、第３図ヘに示すブロツク転送ののち、第３図
トの期間に行なわれる。

以上の説明からも明らかなように、第３図ヘに
示すブロツク転送直前では、メモリ４の送信デー
タメモリ空間４₂には第３図ロ期間でのデータ処
理によつて作成された表示制御系データと第３図
ニ期間でのデータ処理によつて作成された表示制
御系データとが格納されており、前者の表示制御
系データは１周期前の処理サイクルで受信したデ
ータによつて作成されたものである。従つて上記
ブロツク転送でメモリ４の送信データメモリ空間
４₂からメモリ３の送信データメモリ空間３₂に転
送された表示制御系データには、このときの処理
サイクルでの処理結果と１周期前の処理サイクル
での処理結果とが混在することとなるが、表示制
御系データのように繰り返して送出されるデータ
では１処理サイクル程度の時間遅れは問題とはな
らないので不都合はない。

尚、メモリ３及び４へのデータの格納は全ての
場合（受信データの格納、転送データの格納、作
成データの格納）について、現に格納されている
データを新たなデータで置き換える（更新する）
ことによつて行なわれる。従つて新たなデータが
来ない限り、現に格納されているデータはそのま
ま残ることとなる。

データ処理用CPU.２は、第３図ヘのブロツク
転送制御を終えると、ラインl₅に転送制御の終了
を示す信号を送出し、これによつてフリツプフロ
ツプ１０が再び反転してラインl₆に送出されてい
る信号が消滅し、データ授受用CPU.１の動作停
止が解除され、当該データ授受用CPU.１からラ
インl₁にオフ信号が送出されてアドレスゲート５
及びデータゲート６が非導通状態に転ずる。これ
によりアドレスバスad₁とad₂との間及びデータバ
スde₁とde₂との間が切り離され、メモリ３はデー
タ処理用CPU.２の制御から解放されて再びデー
タ授受用CPU.１の制御に支配される状態となる。

以上の動作が終ると、データ処理用CPU.２は
再びデータ処理を開始し、前記したように第３図
ニ期間中に処理できなかつたデータに付き、メモ
リ４の受信データメモリ空間４₁から順次データ
読み込んで必要な処理を行ない、メモリ４の送信
データメモリ空間４₂の格納データを上記処理に
よつて作成した新たな表示制御系データに更新し
ていく（第３図ト参照）。

データ処理用CPU.２による上記データ処理が
行なわれているとき、前記したようにアドレスゲ
ート５及びデータゲート６が非導通状態にあつて
アドレスバスad₁，ad₂とデータバスde₁，de₂とは
データ授受用CPU.１側とデータ処理用CPU.２側
とで分離されているので、データ授受用CPU.１
とデータ処理用CPU.２とは相互に無関係にそれ
ぞれ独自の制御を進めることができる。すなわ
ち、このときデータ授受用CPU.１は第３図ヘで
示すブロツク転送によつてメモリ３の送信データ
メモリ空間３₂に格納された表示制御系データを
次の制御により端末接続ユニツトSTUに送信す
る。尚、実施例では回線接続ユニツトTKUには
表示系装置がないため当該回線接続ユニツト
TKUには表示制御系データを送出しない。

フリツプフロツプ１０の再反転によつてデータ
授受用CPU.１の動作停止が解除されると、当該
データ授受用CPU.１はラインl₂にオン信号を送
出し、これによつてデータゲート８が導通状態と
なつて制御装置CCのデータバスde₂と端末側装置
へのデータバスde₃とが再び結合される。

次にデータ授受用CPU.１はアドレスバスad₂に
端末接続ユニツトSTUのアドレスコードを順次
出力し、このアドレスコードがデコーダ７₁〜７_o
によつて端末接続ユニツトSTUの番号に展開さ
れて番号指定線l₇に指定信号が順次出力され、各
端末接続ユニツトSTUが順次指定されていく。
そして指定された端末接続ユニツトSTUに対し
てメモリ３の送信データメモリ空間３₂に格納さ
れている表示制御系データをゲート８を介して送
出する。この制御が各端末接続ユニツトSTUに
対して順次行なわれる（第３図チ参照）。

以上の動作を、前記電話回線L₁₁の使用中表示
を例に具体的に説明すると、制御装置CCからデ
ータゲート８を介してデータバスde₃に送出され
た電話回線L₁₁の使用中表示データは番号指定線
l₇の指定信号で指定された順に各端末接続ユニツ
トSTUのサブCPU.２１に読み込まれ、各端末接
続ユニツトSTUに於いて、サブCPU.２１は当該
使用中表示データを処理して制御線l₈に表示信号
を送出し、各電話機STでは電話回線L₁₁対応の可
視表示手段（例えば発光ダイオード）に当該電話
回線L₁₁の使用中が表示される。

制御装置CCから各端末接続ユニツトSTUへの
表示制御系データの送信が完了すると、次に前記
第３図イで説明した各端末接続ユニツトSTU及
び回線接続ユニツトTKUからのデータの受信動
作が行なわれ（第３図リ参照）、以降処理サイク
ル毎に以上に説明した一連の動作が繰り返えされ
る。

以上の実施例は、本発明を電子ボタン電話装置
に実施した例であるが、端末を有し、該端末との
間でデータを授受し、該データによつて制御を行
うようにしたデータ処理システムであればいずれ
のシステムにも実施できるものである。

（発明の効果）以上の説明で明らかなように、本発明は、表示
制御系データのようにデータの伝送の遅れがある
程度許されるデータについてはデータの処理とデ
ータの伝送を別個のCPUで同時進行によつて行
ない、処理制御系データのようにデータの伝送の
遅れが許されないデータについては１つのCPU
でデータの処理と送信とを同時点で行なうように
したものであり、前者のデータの処理数が後者の
データの処理数に比べて圧倒的に多く、この多い
データについて処理と送信を並行して行なつてい
るので、データの伝送遅れが許されないデータの
速い送信を維持したまま、短い処理サイクルで多
くの端末の迅速な制御を実現できる。

また、小規模なシステム（端末数の少ないシス
テム）の端末を大規模なシステム（端末数の多い
システム）の端末として使用する場合、処理サイ
クルを変更する必要がないことから、当該端末の
ハード及びソフトを大巾に変更することなく使用
でき、従つてシステムの高度化が極めて容易にな
し得るという効果も享受できる。

【図面の簡単な説明】

第１図及び第２図は本発明の実施例を示すブロ
ツク図、第３図は動作説明図である。（主な記号）、CC……制御装置、ST（ST₁₁〜
ST_k2）……電話機、Ｌ（L₁₁〜L_r2）……電話回
線、STU（STU₁，STU₂）……端末接続ユニツ
ト、TKU（TKU₁，TKU₂）……回線接続ユニツ
ト、１……データ授受用CPU、２……データ処
理用CPU、３，４……メモリ、２１，３１……
サブCPU。

Claims

【特許請求の範囲】１制御装置と端末との間で制御データを授受
し、授受した制御データに基いて処理を行うよう
にしたデータ処理システムに於いて、制御装置に
データ処理用CPUとデータ授受用CPUを設け、
制御装置での端末からの制御データの受信は、端
末から送出された制御データを上記データ授受用
CPUで順次受信したのち上記データ処理用CPU
に一括に転送することにより行ない、制御装置か
ら端末への制御データの送信は、上記データ処理
用CPUから上記データ授受用CPUに制御データ
を一括に転送したのち当該データ授受用CPUか
ら端末に順次送信する第１の送信形態と、上記デ
ータ処理用CPUから端末に制御データを直接送
信する第２の送信形態とにより行うようにした制
御データ送受信方式。２表示制御系の制御データを第１の送信形態
で、処理制御系の制御データを第２の送信形態で
それぞれ制御装置から端末に送信するようにした
特許請求の範囲第１項に記載の制御データ送受信
方式。