JPH03296975A - フロッピイ・ディスク・ドライブ装置のpll回路装置 - Google Patents

フロッピイ・ディスク・ドライブ装置のpll回路装置

Info

Publication number
JPH03296975A
JPH03296975A JP2100017A JP10001790A JPH03296975A JP H03296975 A JPH03296975 A JP H03296975A JP 2100017 A JP2100017 A JP 2100017A JP 10001790 A JP10001790 A JP 10001790A JP H03296975 A JPH03296975 A JP H03296975A
Authority
JP
Japan
Prior art keywords
output
signal
input
section
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2100017A
Other languages
English (en)
Other versions
JPH0719448B2 (ja
Inventor
Osamu Furukawa
治 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2100017A priority Critical patent/JPH0719448B2/ja
Publication of JPH03296975A publication Critical patent/JPH03296975A/ja
Publication of JPH0719448B2 publication Critical patent/JPH0719448B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は情報機器装置の外部記憶装置であるフロッピイ
・ディスク・ドライブ装置のPLL回路装置に関する。
従来の技術 近年、情報機器装置の普及にともない情報機器装置の外
部記憶装置であるフロッピイ・ディスク・ドライブ装置
のPLL回路も数多く利用されるようになってきた。
以下に従来のフロッピイ・ディスク・ドライブ装置のP
LL回路装置について説明する。
第3図は従来のフロッピイ・ディスク・ドライブ装置の
PLL回路装置のブロック図であり、11はフロッピイ
・ディスク・ドライブ装置からのリード・データ信号と
このPLL回路のフィードバック信号であるウィンドウ
信号の位相を比較し、その位相差量に応じた信号を出力
する位相比較器、12は位相比較器11の出力を後段へ
伝えるためのスイッチ、13はスイッチ12の出力を入
力として基準信号を、補正して前記リード・データ信号
に同期した前記ウィンドウ信号を発生させるウィンドウ
信号発生部、14は前記リード・データ信号を入力とし
てフロッピイ・ディスク・ドライブ装置に記録されてい
る信号のアドレス部を検出するアドレス部検出器、16
は前記リード・データ信号を入力としてフロッピイ・デ
ィスク・ドライブ装置に記録されている信号のデータ部
を検出するデータ部検出器、16はアドレス部検出器1
4の出力とデータ部検出器15の出力を入力として前記
スイッチ12の開閉を制御するスイッチ制御部である。
以上のような構成要素よシなる従来のフロッピイ・ディ
スク・ドライブ装置のPLL回路装置について、以下そ
の動作を説明する。
一般にフロッピイ・ディスク・ドライブ装置は、モータ
の回転変動や電気回路の特性などにより、リード・デー
タ信号が、規定されている基準信号に対して、各フロッ
ピイ・ディスク・ドライブ装置ごとに異なるある位相差
を持っている。このためフロッピイ・ディスク・ドライ
ブ装置のリード・データ信号を読みだすときには、基準
信号をリード・データ信号の持つ位相差量に応じて補正
して、ウィンドウ信号を作ってやる必要がある。特に他
のフロッピイ・ディスク・ドライブ装置で記録したフロ
ッピィ・デイヌクを読み出すときにはこの補正の必要が
大である。そこでフロッピイ・ディスク・ドライブ装置
からのリード・データ信号と、このPLL回路のフィー
ドバック信号であるウィンドウ信号の位相を位相比較器
11で比較して、その位相差量に応じた信号を出力する
。スイッチ12が閉じているときは位相比較器11の出
力がスイッチ12を通してウィンドウ信号発生部13に
入力され、基準信号を補正してウィンドウ信号を発生さ
せる。アドレス部検出器14とデータ部検出器16にて
第2図のフロッピイ・ディスク・ドライブ装置の記録デ
ータのフォーマットを示す図で表わされるフロッピイ・
ディスク・ドライブ装置のリード・データ信号よシアド
レス部とデータ部を検出して雨検出信号をスイッチ制御
部16に入力し、アドレス部とデータ部が検出されてい
るときにのみスイッチ12が閉じるようにスイッチ制御
部16で制御する。
発明が解決しようとする課題 しかしながら上記の従来の構成では、アドレス部を記録
したフロッピイ・ディスク・ドライブ装置とデータ部を
記録したフロッピイ・ディスク・ドライブ装置とが異な
る装置で、アドレス部のリード・データ信号の持つ規定
されている基準信号に対する位相差量とデータ部のリー
ド・データ信号の持つ規定されている基準信号に対する
位相差量とが逆の極性を持ち両者の差が大きい場合には
、アドレス部とデータ部の切υ替わり点においてPLL
が追従できずにリード・データ信号の読み取シェラ−が
発生するという欠点を有していた。
本発明は上記従来の問題点を解決するもので、リード・
データ信号の読み取りエラーを無くすことのでキルフロ
ッピイ・ディスク・ドライブ装置のPLL回路装置を提
供することを目的とする。
課題を解決するだめの手段 この目的を達成するために本発明のフロッピィイ・ディ
スク・ドライブ装置のPLL回路装置は、アドレス部位
相差記憶部の入力データ部位相差記憶部の入力に位相比
較器の出力を選択して与える出力セレクタと、アドレス
部の位相差を記憶しておくアドレス部位相差記憶部と、
データ部の位相差を記憶しておくデータ部位相差記憶部
と、アドレス部位相差記憶部の出力とデータ部位相差記
憶部の出力と位相比較器の出力の3つの出力より一つを
選択してウィンドウ信号発生部の入力に与える入力セレ
クタとを持つという構成を有している。
作  用 この構成によって、フロッピイ・ディスク・ドライブ装
置からのリード・データ信号がアドレス部に入る前にア
ドレス部位相差記憶部に保持しであるアドレス部の位相
差信号をウィンドウ信号発生部に入力して予めウィンド
ウ信号をある程度補正しておくことができる。またデー
タ部についても同様にフロッピイ・ディスク・ドライブ
装置からのリード・データ信号がデータ部に入る前にデ
ータ部位相差記憶部に保持しであるデータ部の位相差信
号をウィンドウ信号発生部に入力してあらかじめウィン
ドウ信号をある程度補正しておくことができる。これに
よりアドレス部とデータ部の切シ替わシ点の前後でウィ
ンドウ信号発生部に入力される位相差量の極性が異なシ
位相差量が大きいためアドレス部捷たはデータ部に入っ
たときPLLが追従できないということがなくなり、リ
ド・データ信号の読み取りエラーをなくすことができる
実施例 以下本発明の一実施例について図面を参照しながら説明
する。
第1図は本発明の一実施例におけるフロッピイ・ディス
ク・ドライブ装置のPLL回路装置のブロック図であシ
、1はフロッピイ・ディスク・ドライブ装置からのリー
ド・データ信号と、このPLL回路の出力であるウィン
ドウ信号の位相を比較し、その位相差量に応じた信号を
出力する位相比較器、2は位相比較器1の出力を入力と
して、この入力信号を2つの出力に選択して出力する出
力セレクタ、3は出力セレクタ2の一方の出力を入力と
して、この入力値を保持するアドレス部位相差記憶部、
4は出力セレクタ2の他方の出力を入力としてこの入力
値を保持するデータ部位相差記憶部、5はデータ部位相
差記憶部4の出力とアドレス部位相差記憶部3の出力と
位相比較器1の出力を入力として、この3つの入力より
1つの入力を選択して出力する入力セレクタ、6は入力
セレクタ5の出力を入力として、基準信号を補正して前
記リード・データ信号に同期した前記ウィンドウ信号を
発生するウィンドウ信号発生部、7は前記リード・デー
タ信号を入力としてフロッピイ・ディスク・ドライブ装
置に記録されている信号のアドレス部を検出するアドレ
ス部検出器、8は前記リード・データ信号を入力として
フロッピイ・ディスク・ドライブ装置に記録されている
信号のデータ部を検出するデータ部検出器、9はデータ
部検出器8の出力とアドレス部検出器7の出力とを入力
して出力セレクタ2と入力セレクタ6とを制御するセレ
クタ制御部である。
以上のような構成要素よシなる本発明の一実施例のフロ
ッピイ・ディスク・ドライブ装置のPLL回路装置につ
いて以下その動作を説明する。
位相比較器1にてフロッピイ・ディスク・ドライブ装置
からのリード・データ信号と、このPLL回路のフィー
ドバック信号であるウィンドウ信号の位相を比較し、そ
の位相差量に応じた信号を出力する。−力筒2図のフロ
ッピイ・ディスク・ドライブ装置の記録データのフォー
マットを示す図にて表わされるフロッピイ・ディスク・
ドライブ装置のリード・データ信号よジアド・レス部検
出器7にてアドレス部を検出し、データ部検出器8にて
データ部を検出して雨検出信号をセレクタ制御部9にあ
たえる。セレクタ制御部9はこの入力をもとに出力セレ
クタ2と入力セレクタ5を制御する。リード・データ信
号のアドレス部が検出されているときには位相比較器1
の出力は出力セレクタ2を通してアドレス部位相差記憶
部3に入力されアドレス部の位相差信号が保持される。
リード・データ信号のデータ部が検出されているときに
は位相比較器1の出力は出力セレクタ2を通してデータ
部位相差記憶部4に入力されデータ部の位相差信号が保
持される。入力セレクタ6はまず第2図のフロッピイ・
ディスク・ドライブ装置の記録データのフォーマットを
示す図にて表わされるリード・データ信号がデータ部か
らアドレス部に移行する間のギャップ部にてアドレス部
位相差記憶部3の出力をウィンドウ信号発生部6の入力
にあたえておき、つぎにアドレス部が検出されたら位相
比較器1の出力をウィンドウ信号発生部6の入力にあた
える。″また、リード・データ信号がアドレス部からデ
ータ部に移行する間のギャップ部にてはデータ部位相差
記憶部4の出力をウィンドウ信号発生部6の入力にあた
えておき、つぎにデータ部が検出されたら位相比較器1
の出力をウィンドウ信号発生部6の入力にあたえる。こ
うすることによシアドレス部が検出されるよυ前にアド
レス部位相差記憶部3に保持されているア、ドレス部の
位相差信号によシあらかじめウィンドウ信号をある程度
補正しておくことができ、アドレス部に入ったときアド
レス部の位相差量と、それまでのアドレス部位相差記憶
部3に保持されていた位相差量とが大きく変わることが
ないためPLLが良好に追従できる。データ部において
もアドレス部と同様に、データ部が検出されるよシ前に
データ部位相差記憶部4に保持されているデータ部の位
相差信号によりあらかじめウィンドウ信号をある程度補
正しておくことができ、データ部に入ったときデータ部
の位相差量と、それまでのデータ部位相差記憶部4に保
持されていた位相差量とが大きく変わることが々いため
PLLが良好に追従できる。
以上のように本実施例によればアドレス部位相差記憶部
3とデータ部位相差記憶部4を設けて、これらに保持し
である位相差信号によりあらかじめウィンドウ信号をあ
る程度補正しておくようにしたことによシアドレス部ま
たはデータ部に入ったときPLLが良好に追従でき、リ
ード・データ信号の読み取シェラ−をなくすことができ
る。さらにアドレス部またはデータ部の始まシにおいて
ウィンドウ信号がある程度補正されているためアドレス
部またはデータ部に入ってからPLLがロックするまで
の時間を短くすることができる。
なお出力セレクタ2および入力セレクタ5は電気的接点
の記号で表現しているが、電子的ヌイッチでよいのは当
然である。
また位相比較器からの出力信号、およびウィンドウ信号
発生部への入力信号をリード・データ信号のタイミング
に合わせて切換える手段は上記の一実施例に限定されず
、上記目的を達成できる手段を用いればよいものである
発明の効果 以上のように本発明はアドレス部位相差記憶部とデータ
部位相差記憶部を設けて、これらに保持しである位相差
信号によシあらがじめウィンドウ信号をある程度補正し
ておくようにしたことによりアドレス部またはデータ部
に入ったときPLLが良好に追従でき、リード・データ
信号の読み取シェフ−をなくすことができる。さらにア
ドレス部またはデータ部の始tbにおいてウィンドウ信
号がある程度補正されているためアドレス部またはデー
タ部に入ってからPLLがロックするまでの時間が短く
なるという効果を得ることができる優れたフロッピイ・
ディスク・ドライブ装置のPLL回路装置を実現できる
ものである。
【図面の簡単な説明】 第1図は本発明の一実施例のフロッピイ・ディスク・ド
ライブ装置のPLL回路装置のブロック図、第2図はフ
ロッピイ・ディスク・ドライブ装置の記録データのフォ
ーマットを示す図、第3図は従来例のフロッピィ・ディ
スクドライブ装置のPLL回路装置のブロック図である
。 1・・・・・・位相比較器、2・・・・・・出力セレク
タ、3・・・・・・アドレス部位相差記憶部、4・・・
・・・データ部位相差記憶部、6・・・・・・入力セレ
クタ、6・・・・・・ウィンドウ信号発生部、了・・・
・・・アドレス部検出器、8・・・・・・データ部検出
器、9・・・・・・セレクタ制御部。

Claims (2)

    【特許請求の範囲】
  1. (1)ウィンドウ信号とフロッピイ・ディスク・ドライ
    ブ装置からのリード・データ信号とを入力として前記両
    入力信号の位相差に応じた信号を出力する位相比較器と
    、 基準信号と前記位相比較器の出力とを入力として前記基
    準信号を補正して前記リード・データ信号に同期した前
    記ウィンドウ信号を発生するウィンドウ信号発生部と、 前記フロッピイ・ディスク・ドライブ装置からのリード
    ・データ信号のアドレス部入力時において前記位相比較
    器の出力を記憶し、前記リード・データ信号のデータ部
    とアドレス部との間においてその記憶内容を前記位相比
    較器からの入力に優先して前記ウィンドウ信号発生部に
    入力させるアドレス部位相記憶部と、 前記フロッピイ・ディスク・ドライブ装置からのリード
    データ信号のデータ部入力時において前記位相比較器の
    出力を記憶し、前記リードデータ信号のアドレス部とデ
    ータ部との間においてその記憶内容を前記位相比較器か
    らの入力に優先して前記ウィンドウ信号発生部に入力さ
    せるデータ部位相差記憶部とで構成したフロッピイ・デ
    ィスク・ドライブ装置のPLL回路装置。
  2. (2)フロッピイ・ディスク・ドライブ装置からのリー
    ド・データ信号と、このPLL回路のフィードバック信
    号であるウィンドウ信号との位相を比較し、その位相差
    量に応じた信号を出力する位相比較器と、 前記位相比較器の出力を入力として、この入力信号を2
    つの出力に選択して出力する出力セレクタと、 前記出力セレクタの一方の出力として、この入力値を保
    持するアドレス部位相差記憶部と、前記出力セレクタの
    他方の出力を入力としてこの入力値を保持するデータ部
    位相差記憶部と、前記データ部位相差記憶部の出力と前
    記アドレス部位相差記憶部の出力と前記位相比較器の出
    力を入力として、この3つの入力より1つの入力を選択
    して出力する入力セレクタと、 前記入力セレクタの出力を入力として、基準信号を補正
    して前記リード・データ信号に同期した前記ウィンドウ
    信号を発生するウィンドウ信号発生部と、 前記リード・データ信号を入力としてフロッピイ・ディ
    スク・ドライブ装置に記録されている信号のアドレス部
    を検出するアドレス部検出器と、前記リード・データ信
    号を入力としてフロッピイ・ディスク・ドライブ装置に
    記録されている信号のデータ部を検出するデータ部検出
    器と、前記データ部検出器の出力と前記アドレス部検出
    器の出力とを入力して前記出力セレクタと前記入力セレ
    クタとを制御するセレクタ制御部とで構成したフロッピ
    イ・ディスク・ドライブ装置のPLL回路装置。
JP2100017A 1990-04-16 1990-04-16 フロッピイ・ディスク・ドライブ装置のpll回路装置 Expired - Fee Related JPH0719448B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2100017A JPH0719448B2 (ja) 1990-04-16 1990-04-16 フロッピイ・ディスク・ドライブ装置のpll回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2100017A JPH0719448B2 (ja) 1990-04-16 1990-04-16 フロッピイ・ディスク・ドライブ装置のpll回路装置

Publications (2)

Publication Number Publication Date
JPH03296975A true JPH03296975A (ja) 1991-12-27
JPH0719448B2 JPH0719448B2 (ja) 1995-03-06

Family

ID=14262787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2100017A Expired - Fee Related JPH0719448B2 (ja) 1990-04-16 1990-04-16 フロッピイ・ディスク・ドライブ装置のpll回路装置

Country Status (1)

Country Link
JP (1) JPH0719448B2 (ja)

Also Published As

Publication number Publication date
JPH0719448B2 (ja) 1995-03-06

Similar Documents

Publication Publication Date Title
JPS60113680A (ja) モ−タの回転制御装置
JPS6329362A (ja) 映像信号再生装置の時間軸変動補正回路
US7348757B2 (en) Circuit to improve motor phase current reconstruction via DC link
JPS6118393B2 (ja)
JPH07221800A (ja) データ識別再生回路
US6636080B2 (en) Apparatus for detecting edges of input signal to execute signal processing on the basis of edge timings
KR20010031917A (ko) 클럭 리커버리 장치
JPH03296975A (ja) フロッピイ・ディスク・ドライブ装置のpll回路装置
JP3193121B2 (ja) 位相同期ループ回路
JPH04278263A (ja) 磁気記録装置のpll回路装置
JP2001076436A (ja) 位相同期回路及び位相同期方法及び情報記憶装置
JPS62252563A (ja) 磁気記録再生装置
JPH09289780A (ja) 電力変換器の故障モニタ装置
JPH1019943A (ja) 無停電電源装置の停電検出回路
JPS62299135A (ja) 回線切替方式
JP4153679B2 (ja) サンプリング周波数変換装置
JPH10112648A (ja) 位相同期ループ
JPH0440671A (ja) Pll装置
JPH0258774A (ja) 再読取り制御方式
JPS63142931A (ja) クロツク信号再生装置
JPS61177185A (ja) モ−タの速度制御装置
JPH0538156A (ja) インバータ装置
JPS6127982B2 (ja)
JP2000036742A (ja) Pll回路
JPH06169409A (ja) テレビジョン信号処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees