JPH03296323A - 臨界型ｐｗｍアナログ・デジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は高速、高精度及び高分解能を達成することを可
能にした臨界形ＰＷＭ　（パルス中変調）Ａ／Ｄ　（ア
ナログ・デジタル）変換器に関するものである。

（従来の技術） 臨界型ＰＷＭ方式Ａ／Ｄ変換器は昭５４年特願第０２３
９５９号に開示されているが、この変換器の優れた特徴
を示せば次の通りである。（ａ）速指収速応答を持って
おり応答は１周期で２次の微小量に収束する。この変換
器は別の分類からは積分形に属するが積分形においては
１周期が理論上の最高速度であり、これ以上速い応答は
あり得ない、（ｂ）応答パラメーターは臨界値を持ちこ
の時応答は速指となるが、この臨界値は被変換未知アナ
ログ入力電圧に依存しない、（Ｃ）パルス巾変調波形は
１／２周期を対称軸として左右対称な波形である。これ
は臨界形ＰＷＭ波形の固有の特徴であり、１周期の中点
が対称軸であり、この軸は未知アナログ入力電圧の正負
及び大小に対して不変である。

上記（ａ）に示すように臨界形ＰＷＭ方式は理論上の最
高速度を持っており、その動作は帰還形であるにも拘わ
らず無帰還形の動作と同一の速度即ち１周期で応答を完
了する。従ってこの１周期のパルス中変調波形をクロッ
クパルスで計数すればアナログ入力電圧のＡ／Ｄ変換値
が得られる。

分解能を高めて高精度なＡ／Ｄ変換値を得ようとすれば
クロックパルスの周波数を可能な限り高くしなければな
らないが、更により高い分解能を得ようとすればパルス
巾変調の周期を増大させなければならない、臨界形ＰＷ
Ｍ方式では１／２周期で１次微小量に収束するので、通
常この時間を応答時間とし次の１周期を計測時間とする
。上ばした通り積分形では無帰還形の動作方式と同様に
原理的に１７２周期の応答時間は避けることができない
ので、この時間は計測時間に寄与しない無駄時間となる
。高分解能を満足させるために１周期の時間を増大させ
る時、この無駄時間は無視できない値となりＡ／Ｄ変換
時間を増大させる。このように原理的に存在する］、／
２周期の応答時間のために高分解能を得ようとすれば実
質的な計渭時間が増大し２、高速なＡ　／　Ｄ変換器を
達成することが不可能となる。

（発明が解決しようとする間順点） 臨界型ＰＷＭ方式は迷指応答を持ち高速、高精度のＡ／
Ｄ変換器を構成することが可能であるが、積分形である
ため原理上１／２周期の応答損失を持つので、高速であ
りかつ高分解能である両者の属性を同時に満足させン・
ことは、互いに排反する条件を満すことであり不可能で
ある０本発明はこの難点を解決し高速でかつ高分解能の
Ａ、　／　Ｄ変換器を実現することにある。

（問題点を解決するための手段〉 臨界型ＰＷＭＡ／Ｄ変換器においては、積分器の出力を
サンプルホールド増巾器の出力と三角波係号がアナログ
量として比較器で比較された瞬間に、正スは負の参照電
圧が積分器に負帰還されて負帰還系を構成するが、今新
た番ご比較器の出力をクロックパルスに同期させるため
の同期回路を比較器に接続して負帰還系を構成させる。

この時臨界型ＰＷＭ方式の速指応答性のために多周期に
渡ってクロックパルスを計数しても最大１クロツクパル
スの誤差しか発生しない、各周期に存在する１クロツク
パルスの誤差は積算誤差とならない。

それ故に最大エフロツクパルスの誤差で多周期に渡って
タロツクパルスを計測し分解能を高める手段を得ること
ができる。

従って分解能の要求から必要とされる１周期の時間をｎ
等分割し新たに１７　ｎ周期で系を駆動させれば、１／
２周期の応答時間の損失は１／２ｎとなり、ｎを大に選
ぶことによって応答時間の損失を無視出来る程度に改も
出来る。

（実施例） 本発明による第１実施回路例について以下に説明する。

第１図に回路図を示し、第２図にその動作波形を示す、
未知電圧Ｅｘは積分器の帰還抵抗Ｒ１に連続的に印加さ
れる。第２図に示すＴｏは１周期を示し一２続的にこの
周期を繰り返１２ている。１周期に２回、即ちＴ　ａ　
／　２時間毎に、ＯＰア′ン７Ａ、帰還用コンデンサＣ
及び抵抗Ｒ５及びＲ２で構成される積分器の出力はサン
プルホールド増巾器ＳＨＡに記憶される。第２図（ｂ）
にこのＳＨＡを駆動するサンプルパルスＳＭＥを示す、
比較器ＣＰの入力はＳＨＡの出方及び三角波発生器ＴＡ
Ｇの出力に接紗されて両者の出方が比較される。ＴＡＧ
の出力である三角波を第２図（Ｃ）に−点鎖線で示す。

未知電圧Ｅ　ｘ　＜　Ｏの場合について説明すれば、同
期の始めにサンプルホールドされた積分器の出力は、第
２図（Ｃ）に示す様に三角波と点Ｐで交わるので、比較
器ＣＰは出力を反転する。第１図に示す様にＣＰの出力
は同期回路ＳＹＮに接続されている。ＳＹＮは制御回路
ＣＴＬがらクロックパルスφを受けており、比較器ＣＰ
の出力のφによる同期出力を、第１図に示す様にＯＴ及
びその反転出力ＯＴとして出力している。ＯＴ濾波形第
２図（ｄ）に示す、この時まで図（ｅ）に示す様に正の
参照電圧子Ｅｒを積分していた積分器はこの瞬間に、そ
れぞれＯＴ及びＯＴ比出力よって駆動されているスイッ
チＳｌを開き、Ｓ２を閉じて負の参照電圧−Ｅｒを積分
する。この積分器の出力波形を図（ｃ）のＥｘ＜Ｏの波
形で示す、ＴＯ／２時間経過後次のサンプルパルスが発
生し、積分器の新しい出力をサンプルホールドする。サ
ンプルホールド出力は再び三角波とＱ点で交わるのでＣ
Ｐの出力は反転し、従ってＳＹＮは出力を反転し積分器
には再び正の参照電圧が接続される。

１周期はＴｏ待時間終わり、２周期以降も同様な動作を
連続的に繰り返す、Ｅｘ＝０及びＥｘ＞０の場合も同様
な動作が行われ、その積分器の入力波形を図（ｆ）及び
（ｇ＞に示す。

比較器ＣＰは無限の比較分解能を有し、パルス中変調動
作を誤差なく正しく動作させるための出力を二次微少量
の精度で発生している。しがし図（Ｃ）のＰ点はＣＰの
出力に対するクロックパルスの同期出力点なので最大１
クロツクパルスの遅れ誤差を発生している。臨界型ＰＷ
Ｍ方式では比較器ＣＰの出力の次の反転時点での誤差は
現在の反転時点での誤差の１次微小量に縮小する性質を
有している。この１次微少量をε０とすればこれは三角
波の傾斜と参照電圧Ｅｒを積分した時の和分器の傾斜の
２倍との比の１がらの偏差に等しいεｏ−〇は完全な速
指収束条件を与える。比較器ＣＰの出力の反転回数をｎ
とすればｎ回反転後の誤差は現在の誤差のεＯｎで与え
られる８１周期ＴｏＴＣＰの出力は２回反転するので１
周期でεＱ２即ち２次の微少量に収束することが結論さ
れるのである。さてＰ点で発生した１クロツクパルスの
遅れ誤差をε１とすればこれは１周期Ｔ’　ｏに対して
一般に小さな値でありこれは１次微少量と見なせる。従
って次のＣＰ比出力反転時点での誤差はε１ε０となり
２次の微小量となり誤差は無視できる値となる。しがし
次の同期回路ＳＹＮの反転出力点Ｑで新たにε１の誤差
が発生する。これから点Ｐ及びＱを含む周期Ｔｏの終わ
りの誤差はε１であることが理解できる０周期の始めに
ε。

の誤差を仮定してもＰでこの誤差は２次微小量になる。

従って一般的に周期Ｔｏの終わりでの誤差はε１である
ことが結論される。又従って何周期経過しても誤差はε
、のままであり誤差が積算されないことが結論される。

この事実は臨界型ＰＷＭ方式が持っている独得の固有の
性質である。

第２図（ａ）に示した論理レベルＨの区間は第１図のゲ
ートＧ２の入力信号でありｎ周期Ｔ　＝　ｎＴｏの長さ
を有する２求める未知電圧Ｅｘのアナログ・デジタル変
換値はこの周期Ｔの積分量が誤差積分量に等しいと置い
て得られる０周期Ｔの始めの最大１クロツクパルスの遅
れ誤差に対応する誤差積分量をΔ１、及び同様に周期Ｔ
の終点の誤差積分量をΔ２とすれば、周期Ｔの誤差積分
量は（Δ２−Δ１）で与えられ共に遅れ誤差であるがら
△１、△２〉０である。ｎ周期の負の参照電圧を積分す
る時間を第２図（ｅ）に示す様にＴｘｌ、Ｔ　ｘ　２−
−−−−−Ｔ　ｘ　ｎとすれば次式が成立する。

＝Ｒ，Ｃ（△２−△１　　）　　−−−−−−−−−−
−−−−−−（１’）上式を解いてＥｘを求めれば Ｅｘ／Ｅｒ＝　　　　　（Ｔ−２Σ　丁’ｘｋ）／Ｔ　
　十　ＲＣ（△２−△１　）　／　Ｔ　Ｅ　ｒ　−−−
−−−−−−−−−−−−（２＞Ｒ，Ｃは積分器の時定
数でありＲ，Ｃ（△２−ム１）／’Ｅｒ＝△ｔとおけば
△ｔは（△２−△］）の時間換算値であり、△１及びΔ
２は最大１りＬ）ツク時間に対応しがつ△２、△１〉０
であるから△ｔ〈１１２０７２時間の不等式が成立して
いる、Ｔｘｋはクロックパルスに同期しているので計測
の誤差は発生せず、（２）式の計測時間の誤差は第２項
から発生する１１２０７２時間である。

第１図のゲートＧ１によってＴｘｋに相当するクロック
パルスを計数することが出来、ゲートＧ２によってΣＴ
ｘｋをカウンタＣ１に計数することが出来るので（２）
式第１項の演算を制御回路ＣＴＬ内のマイクロプロセッ
サで行なうことによって未知電圧Ｅｘのアナログデジタ
ル変換値を得ることが出来る。又特にＴを端数のない特
別な値に選べば除算演算を必要としない、カウンタＣ２
及びＣ３は１／２分周及びＴＯ／２時間に相当する計数
容量を持ちサンプリング周期ＴＯ／２及び周期Ｔｏを発
生させる。Ｒはリセット信号であり新しい計数の始めに
発生する。尚最大エフロツクの計数誤差はアナログ量の
デジタル計測では避けられない誤差であると見なせる。

クロックパルスの同期誤差は１周期で収束し、他の周期
へ誤差が伝播しないことは臨界型ＰＷＭ方式の優れた特
徴であり、周期ＴＯを極めて短くして１クロツク誤差の
割合を大きく設計することが可能であるので、周期Ｔを
ｎ等分すれば臨界型ＰＷＭ方式の特徴である１／２周期
の応答時間の損失はＴ　／　２　ｎとなり、応答時間の
損失を無視し得る小なる値にしてかつ分解能を維持する
ことが出来るので、高速、高精度でかつ高分解能のＡ／
Ｄ変換器を容易に構成することが出来る。

本発明による第２実施回路例について説明する、回路は
第１図と同じであるがＥｘが抵抗Ｒ１に入力される前に
スイッチが追加される。即ち未知電圧Ｅｘは連続的に積
分器に印加されるのではなく積分器の入力は零レベル及
び未知電圧Ｅｘの両者に選択的に接続される様にする０
周期Ｔの開始に同期して積分器の入力を未知電圧Ｅｘに
接続する０周期Ｔの経過後再び入力を零レベルに接続す
る。計数期間を周期Ｔとそれに続＜Ｔｏ／２時間即ち（
Ｔ　＋　Ｔ　ｏ　／　２　）時間とする。他は第１実施
例と同様に演算によって正しいＡ／Ｄ変換値を得ること
が出来る。これは臨界型ＰＷＭ方式が優れた応答性を有
することから可能になる実施回路例であり、未知電圧Ｅ
ｘと同様に零レベルを計測し両者の差をとれば零誤差を
消去した高精度なＡ／Ｄ変換器を構成することも可能で
ある。第１実施例の計数時間はＴであるがＴ　ｏ　／　
２の応答時間を含めれば前実施例の実質的な計測時間は
同一である。

次に本発明による第３実施回路例について説明する。第
３図に回路図を示し、第４図にその動作波形を示す、尚
第３図に於いて制御回路ＣＴＬ及びその付属回路は第１
図と同様なので省略した。

本実施例は前実施例と異なり直流レベルの異なる２種類
の三角波を比較の基準として使用する。従って比較器と
同期回路を独立に２個有する。第３図の加算増中器ＡＤ
Ａ１及びＡＤＡ２によって直流レベルがｖｌ及び■２に
シフトした２種類の三角波が得られそれぞれ比較器ＣＰ
Ｉ及びＣＲ２に入力される。第４図（ａ）はサンプルパ
ルスを示し、（ｂ）に三角波及びＥｘの正、負及び零の
値に対する積分器の出力波形を示す、第１実施例と異な
り三角波の傾斜と参照電圧Ｅｒを積分した時の積分器の
傾斜の比は１に設計される。又積分器のダイナミックレ
ンジが同じであれば三角波の振巾は半分に設計される。

２つの三角波はその底点及び頂点の値が重ならないよう
に接するか又は間隔を有する様に設計される。この様な
構成において得られる著しい特徴は、得られるアナログ
・テジタル変換値に情報の損失がないということである
。第１実施例で得られるフルスケール値は１／２周期即
ち１０７２時間に対する計数量であり、１周期の残りの
Ｔ　ｏ　／　２時間は情報の損失時間を意味するのであ
り、これは１周期の積分に量を＋Ｅｒと−Ｅｒの正負の
参照電圧で平衡させることから生ずる帰結である。しか
るに本実施例では正又は負の単独の参照電圧による平衡
であり、情報の損失がなく１周期の全時間がフルスケー
ル値に対応する。これはＡ／Ｄ変換時間が前例と比べて
半分でよいことを意味し、２倍の変換速度を有すること
が理解できる。２つの三角波が間隔を有する時はＥｘ＝
Ｏの時の積分器の出力波形は第４図（ｂ）に示す通り一
定の直流電圧である。これが三角波と交叉するまでの応
答時間は特別に長くなる。これは欠点であるが外見上は
零点が極めて安定であるように観測される。即ち応答が
零点付近で非直線性を持つ０本実施例では参照電圧が積
分されない体圧時間が存在し、この時間は第３図の論理
回路ＬＯＧから得られ、信号ＳＥ３によってスイッチＳ
３を駆動して積分器の参照電圧入力端子を接地する。

次に第３実施例の別の構成について述べる。

第３実施例の前述の構成例では２つの三角波の間は接す
るか又は間隔を置いたが本実施例では２つの三角波は第
４図（ｅ）に示す様に互いに入り組む、１周期で正と負
の参照電圧が積分される。これは第１実施例と同様に情
報の損失が伴う、三角波の傾斜は第１実施例と同様に参
照電圧を積分した時の積分器の傾斜の２倍に設計される
。このような傾斜比の設計は応答の臨界値を得るために
必要である。第４図（ｅ）にＥｘ＝０の積分器の出力波
形を示しくｆ）に参照電圧の波形を示す、正、負の参照
電圧の間に明白な参照電圧の積分休止区間が置かれる。

この事実は第１実施例との大きな相違点である。この休
止区間は参照電圧の積分器の応答に対する待ち時間を与
える。

（発明の効果） 以上の説明で明かな様に、本発明によれば高速、高精度
でかつ高分解能のＡ／Ｄ変換器を容易に構成することが
できる。

【図面の簡単な説明】

第１図及び３図は実施例回路系統図、第２図及び４図は
動作波形線図、Ｓｌ、Ｓ２及びＳ３はスイッチ、ＡはＯ
Ｐアンプ、ＳＨＡはサンプルホールド増巾器、ＡＤＡＩ
及びＡＤＡ２は加算項中器、ＣＰ、ＣＰｌ及びＣＰ２は
比較器、ＳＹＮ、５ＹＮＩ及び５ＹＮ２は同期回路、Ｔ
ＡＧは三角波発生器、ＣＴＬは制御回路、ＣＬはクロッ
ク発振器、Ｇ１及びＧ２はゲート及びＣ１〜Ｃ３はカウ
ンタを示す。

Claims (2)

【特許請求の範囲】
1. （１）被測定信号電圧と交互に切り換えて出力される正
   負一対の参照電圧とを加算積分する積分器、クロックパ
   ルス発生器、該クロックパルスに同期した所定の周波数
   の三角波信号を発生する基準信号発生器、前記所定の周
   波数に同期しかつ２倍の周波数で前記積分器の出力電圧
   をサンプルホールドするサンプルホールド増巾器、該サ
   ンプルホールド増巾器の出力電圧と前記三角波信号とを
   比較する比較器、該比較器の出力が前記クロックパルス
   によって同期化され、前記積分器の入力端子に印加され
   る加算電圧の平均値が零になる様に、前記一対の参照電
   圧を切換える同期化回路、該同期化回路の出力で前記ク
   ロックパルスをゲートするゲート回路及び該ゲート回路
   の出力を計数するカウンタ手段とにより構成され、該カ
   ウンタ手段の、前記ゲート回路の出力の所定の周期期間
   の計数値が被測定信号のデジタル値を示すアナログ・デ
   ジタル変換器
2. （２）直流レベルの異なる２個の三角波信号をそれぞれ
   比較のための一方の入力に受ける２個の比較器、該比較
   器の出力をそれぞれ同期化する２個の同期回路、該同期
   回路の出力を受けて正、負の参照電圧及び零電圧の３値
   の駆動出力を発生する論理回路を有する請求項１記載の
   アナログ・デジタル変換器