JPS63172523A - 二重積分形ａ／ｄコンバ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は二重積分形Ａ／Ｄコンバータに関し。

さらに詳しく言えば、その変換速度を速めることができ
るようにした二重積分形Ａ／Ｄ変換器に関するものであ
る。

〔従　来　例〕

第３図には二重積分形Ａ／Ｄコンバータの典形的な従来
例が示されている。これによると、このＡ／Ｄコンバー
タはオペレーショナルアンプを含む積分器１を有し、こ
の積分器１にはスイッチＳユおよびバッファ回路２を介
して被測定アナログ入力信号と基準電圧信号とが交代的
に人力されるようになっている。すなわち、最初スイッ
チＳ、が被測定端子側に切換えられ、これにより積分器
１は被測定アナログ信号ｖＸを所定期間Ｔｘだけ例えば
正積分する０次に、スイッチＳ、が基準電圧端子側に切
換えられ、積分器１には上記被測定アナログ入力信号ｖ
ｘとは逆極性の基準電圧信号ｖ３が入力される。これに
より積分器１において逆積分が行なわれ、その積分値が
零に戻される（第４図（ａ）参照）。この逆積分期間Ｔ
３中コンパレータ３から例えばアンド回路を含むコント
ロール回路４にゲートオン信号が出力される（第４図（
ａ）参照）、シたがって、この期間Ｔ３中カウンタ５に
おいてクロックパルス発振器６からのクロックパルスが
計数され、これにより被測定アナログ入力信号■８がデ
ジタル信号に変換される。なお、参照符号７はラッチ回
路、８は表示回路である。

〔発明が解決しようとする問題点〕

上記Ａ／Ｄコンバータは回路が安価に構成でき、高精度
で雑音の影響を受けにくい等多くの利点を有しているが
１期間ＴＸにおける前半の積分電圧値および逆積分期間
Ｔｓはともに入力信号に比例するため、サンプレートを
余り速くすることができず変換速度が遅いという欠点が
ある。

この発明は上記従来の欠点に鑑みなされたもので、その
目的は、精度の低下を招来することなく変換速度を高め
ることができるようにした二重積分形Ａ／Ｄコンバータ
を提供することにある。

〔問題を解決するための手段〕

一ト記した目的を達成するため、この発明においては、
被測定アナログ入力信号の電圧値と所定の閾電圧値とを
比較する比較手段と、該比較手段の出力により積分器の
積分時定数を１／ｎ倍とする積分時定数変更手段と、比
較手段の出力によりクロックパルスの周波数をｎ倍とす
る周波数変更手段とを有している。

〔作用〕

被測定アナログ入力信号電圧値が閾電圧値を越えた際に
は、逆積分開始時から所定の期間積分時定数を１／ｎ倍
にするとともに、クロックパルスの周波数をｎ倍とし、
その期間経過後は積分時定数およびクロックパルスを元
の状態に戻す。これにより精度の低下を招来することな
く変換速度の高速化が図れる。

〔実　施　例〕

以下、この発明の実施例を第１図および第２図を参照し
ながら詳細に説明する。なお、第１図において先に説明
した第３図と同一の部分には同一の参照符号がつけられ
ている。

このＡ／Ｄコンバータにおいては、被測定アナログ信号
ｖ、ｘの電圧値と所定の閾電圧値とを比較する例えばウ
ィンドウコンパレータｌＯからなる比較手段を有してい
る。また、積分用抵抗１り、に対しスイッチＳ２を介し
て選択的に並列接続される積分用抵抗Ｒ２を備えている
。さらに、クロックパルス発振器６からは周波数の異な
る第１のクロックパルスと第２のクロックパルスとが選
択的に出力されるように構成されている。この場合にお
いて、第１のクロックパルスの周波数をφ８．第２のク
ロックパルスの周波数をφ２とするとφ、くφ２なる関
係にあり、この２種類のクロックパルスは例えば発振器
６の分周比を変えることにより得られる。一方、スイッ
チＳ２が閉じられたときの合成抵抗はＲ４・Ｒ，／（Ｒ
，＋Ｒ，）でＲ１単独の場合より小さくなり、その分積
分動作が速くなることになる。そして、この発明による
と積分用抵抗とクロックパルス周波数は。

φ１／φａ＝（Ｒｔ・Ｒ，／（Ｒ，＋Ｒ，））　／Ｒ１
なる式が成立するような関係に定められている。

すなわち、積分器１の積分時定数がｌ／ｎとされた時、
クロックパルスの周波数をｎ倍とすることにより、クロ
ックパルスに比例した積分波形が得られるようにしてい
る。

上記した構成において、まずスイッチＳ１が被測定端子
側に切換えられ、これにより積分器１は被測定アナログ
入力信号ｖＸｔＩ−所定期間ＴＸだけ例えば正積分する
。この点に関しては先に説明した従来例と同じであるが
、この発明においてはその入力信号ｖＸの電圧値が予め
定められた閾電圧値よりも高い場合ウィンドウコンパレ
ータｌＯよりフリップフロップ回路１１を介してコント
ロール回路４に制御信号が出力される。これにより１例
えばコントロール回路４からの切替信号にて、スイッチ
Ｓ１が基準電圧端子側に切換えられて積分器１が基準電
圧信号■３により逆積分を開始する時点で、同コントロ
ール回路４からスイッチＳ２を閉じる信号が出力される
とともに、第２のクロックパルスを選択する選択信号が
出力される（第２図（ｂ）参照）。これにより、積分器
１は１／　（Ｃ−Ｒ１・Ｒ２／（Ｒよ＋ｉ＜　ｚ　）　
）なる時定数をもって基準電圧信号ｖｓを逆積分しく第
２図（ａ）参照）、一方、カウンタ５はそれに応じたφ
２なる高い周波数の第２のクロックパルスを計数する（
第２図（ｃ）参照）。

そして、所定時間Ｔｓ１が経過すると（例えば第２のク
ロックパルスを１０００カウントすると）、コントロー
ル回路４からスイッチＳ□に開信号が出力されるととも
に、クロックパルスをφ、なる低い周波数の第１のクロ
ックパルスに切替えるパルス選択信号が出力される（第
２図（ｄ）参照）、これにより以後、積分器１は被測定
アナログ入力信号ｖＸを正積分したときと同じ時定数で
積分電圧値がＯ電圧となるまでの期間Ｔ□において基準
電圧信号■８を逆積分するとともに、カウンタ５は第１
のクロックパルスを計数する。このように、逆積分電圧
値が閾電圧値以下になった時点で積分器１の時定数およ
びクロックパルスを元に戻すことにより逆積分の勾配が
緩やかになるため、コンパレータ３にてコントロール回
路４のゲートを閉じる際のタイミング誤差が少なくなる
。

−力、被測定アナログ入力信号ｖＸが小さくウィンドウ
コンパレータ１０が動作しないとき、このＡ／Ｄコンバ
ータは従来と同様な動作をする。

なお、上記実施例では被測定アナログ入力信号ｖｘを正
積分し、基準電圧４８号Ｖｓにて逆積分するようにして
いるが、これは単なる極性上問題であって、被測定アナ
ログ入力信号ｖｘで逆積分を行い、基準電圧信号■３で
正積分してもよいことは勿論である。

〔効果〕

上記した実施例の説明から明らかなように、この発明に
よれば、被測定アナログ入力信号の電圧値が所定の閾電
圧値を越えた場合には、逆積分時に所定期間積分器の時
定数を１／ｎとするとともに、クロックパルスの周波数
をｎ倍にして変換時間の短縮化を図り、その期間経過後
は積分時定数およびクロックパルスの周波数を元に戻し
て逆積分の勾配を緩やかになるようにしたことにより、
高い変換精度が保持される等、その効果は顕著である。

【図面の簡単な説明】

第１図はこの発明にしたがって構成された二重積分形Ａ
／Ｄコンバータの一実施例を示すブロック線図、第２図
は同実施例のタイミングチャート、第３図は従来例を示
すブロック線図、第４図は同従来例のタイミングチャー
トである。 図中、１は積分器、２はバッファ回路、３はコンパレー
タ、４はコントロール回路、５はカウンタ、６はクロッ
クパルス発振器、１０はウィンドウコンパレータ、１１
はフリップフロップ回路である。

Claims (1)

【特許請求の範囲】
1. オペレーショナルアンプを含む積分器と、該積分器に対
   して被測定アナログ入力信号と基準電圧信号とを交代的
   に入力する入力信号切換手段と、クロックパルス発振器
   およびそのクロックパルスを計数する計数手段とを含み
   、上記被測定アナログ入力信号により所定時間正積分を
   行ったのち、上記基準電圧信号により逆積分を行い、該
   逆積分期間中の上記クロックパルスを計数することによ
   り上記被測定アナログ入力信号をデジタル信号に変換す
   る二重積分形Ａ／Ｄコンバータにおいて、上記被測定ア
   ナログ入力信号電圧値と所定の閾電圧値とを比較する比
   較手段と、該比較手段の出力信号により上記積分器の積
   分時定数を１／ｎ倍とする積分時定数変更手段と、上記
   比較手段の出力により上記クロックパルスの周波数をｎ
   倍とする周波数変更手段とを有し、上記被測定アナログ
   入力信号電圧値が上記閾電圧値を越えた際には、逆積分
   開始時から所定期間上記積分時定数を１／ｎ倍にすると
   ともに、上記クロックパルスの周波数をｎ倍とし、その
   期間経過後は上記積分時定数およびクロックパルスを元
   の状態に戻すようにしたことを特徴とする二重積分形Ａ
   ／Ｄコンバータ。