JPH0329370A - Ｅｅｐｒｏｍ - Google Patents
ＥｅｐｒｏｍInfo
- Publication number
- JPH0329370A JPH0329370A JP1163252A JP16325289A JPH0329370A JP H0329370 A JPH0329370 A JP H0329370A JP 1163252 A JP1163252 A JP 1163252A JP 16325289 A JP16325289 A JP 16325289A JP H0329370 A JPH0329370 A JP H0329370A
- Authority
- JP
- Japan
- Prior art keywords
- data
- electrons
- tunnel region
- view
- tunnel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005684 electric field Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電気的に書込み及び消去が可能なＲＯＭであ
る、いわゆるＥＥＰＲＯＭに関する。
る、いわゆるＥＥＰＲＯＭに関する。
半導体記憶素子として、不揮発性でかつ電気的に度換え
ができるＥＥＰＲＯＭは、特に、近年、ＩＣカードをは
じめとしてその用途が多方面で拡大してきている。これ
に伴ない、書込まれたデータを確実に保持できる。いわ
ゆるデータ保持特性の向−上が求められている。
ができるＥＥＰＲＯＭは、特に、近年、ＩＣカードをは
じめとしてその用途が多方面で拡大してきている。これ
に伴ない、書込まれたデータを確実に保持できる。いわ
ゆるデータ保持特性の向−上が求められている。
ａ 発明の訂゛細な説明
〔概要〕
電気的によ込み及び消去が可能なＲＯＭである、いわゆ
るＥ Ｅ Ｐ Ｒ Ｏ Ｍ （ ｅｌｅｃｔｒｉｃａｌ
ｌｙ ｅｒａｓａｂｌｅｐｒｏｇｒａｍｍａｂｌｅ
Ｒ Ｏ Ｍ ）に関し、データ保持特竹を向上すること
を目的とし、平面図上、９０゜よりも鈍角な直線、又は
曲線．で構成されたパターンにてトンネル領域を構成す
る。
るＥ Ｅ Ｐ Ｒ Ｏ Ｍ （ ｅｌｅｃｔｒｉｃａｌ
ｌｙ ｅｒａｓａｂｌｅｐｒｏｇｒａｍｍａｂｌｅ
Ｒ Ｏ Ｍ ）に関し、データ保持特竹を向上すること
を目的とし、平面図上、９０゜よりも鈍角な直線、又は
曲線．で構成されたパターンにてトンネル領域を構成す
る。
第２図は従来のＥＥＦＲＯＭの構成図を示し、同図（Ａ
）は断面図、同図（Ｂ）は平面図である。
）は断面図、同図（Ｂ）は平面図である。
一般に、ＥＥＰＲＯＭは、フント０−ルゲート１に高電
圧を印加することにより、ドレイン２上のトンネル酸化
膜と称される掻く薄い酸化膜〈例えば１００＾〜２００
＾程度〉にて形成ざれたいわゆるトンネル領域３を通し
て電子をトンネルさｔ！（トンネル電流）、ドレイン２
から７口−テイングゲート４に電子を注入したり、又は
７ローティングゲート４からドレイン２に電子を放出し
たりして、「１」又は１“Ｏ」のデータ害込み又は消去
を行なう。これにより、トランジスタの同値が変化した
ことになる。一方、データ読出し時には、ソース７及び
ドレイン２間に低電圧を印加すると共に、コント口−ル
ゲート１に低電圧〈零Ｖも含む〉を印加することにより
、７ローティンググート４に電子が注入されているか、
又は電子が放出されているかを検出し、データ内容の判
別を行なう。なお、第１図中、５は基板、６は酸化膜で
ある。
圧を印加することにより、ドレイン２上のトンネル酸化
膜と称される掻く薄い酸化膜〈例えば１００＾〜２００
＾程度〉にて形成ざれたいわゆるトンネル領域３を通し
て電子をトンネルさｔ！（トンネル電流）、ドレイン２
から７口−テイングゲート４に電子を注入したり、又は
７ローティングゲート４からドレイン２に電子を放出し
たりして、「１」又は１“Ｏ」のデータ害込み又は消去
を行なう。これにより、トランジスタの同値が変化した
ことになる。一方、データ読出し時には、ソース７及び
ドレイン２間に低電圧を印加すると共に、コント口−ル
ゲート１に低電圧〈零Ｖも含む〉を印加することにより
、７ローティンググート４に電子が注入されているか、
又は電子が放出されているかを検出し、データ内容の判
別を行なう。なお、第１図中、５は基板、６は酸化膜で
ある。
（発明が解決しようとする課題〕
然るに、一般に、コントロールゲート１に但電圧を印加
してーｆｆ書込まれたデータ内容に対して例えば数年に
わたって何回も読出しを繰返すと、７ローティンググー
ト４に電子が徐々に注入されていき又は放出されていき
、実質上新たな書込みを行なったのと同等の状態になり
、正常にデータを読出すことができなくなる。この場合
、従来のものは、第２図（Ｂ）に示す如く、トンネル領
域３は平面図上四角形に 形成されていたので、角の部分に電界が集中し、トンネ
ル領域３を通る電子の割合が増大する。従って、従来の
ものは、データ内容に対して繰返し読出しを行なう場合
、７ローティングゲート４に注入される電子が多くなり
、正常にデータを読出すことができる期間が短かい問題
点があった。
してーｆｆ書込まれたデータ内容に対して例えば数年に
わたって何回も読出しを繰返すと、７ローティンググー
ト４に電子が徐々に注入されていき又は放出されていき
、実質上新たな書込みを行なったのと同等の状態になり
、正常にデータを読出すことができなくなる。この場合
、従来のものは、第２図（Ｂ）に示す如く、トンネル領
域３は平面図上四角形に 形成されていたので、角の部分に電界が集中し、トンネ
ル領域３を通る電子の割合が増大する。従って、従来の
ものは、データ内容に対して繰返し読出しを行なう場合
、７ローティングゲート４に注入される電子が多くなり
、正常にデータを読出すことができる期間が短かい問題
点があった。
本発明は、データ保持特性を向上できるＥＥＰＲＯＭを
提供することを目的とする。
提供することを目的とする。
（課題を解決するための手段）
本発明は、平面図上、９０゛よりも鈍角な直線、又は曲
線で構成されたパターンにてトンネル領域を構成してな
る。
線で構成されたパターンにてトンネル領域を構成してな
る。
（作用）
一般に、書込まれたデータ内容に対して何回も読出しを
行なうと、フローティングゲートに電子が注入又は放出
されていく。この場合、本発明のようにトンネル領域の
平面図上の形状を９０’よりも鈍角な直線又は曲線で構
成すると電界の集中が緩和され、読出し時、フローテイ
ングゲートに電子が注入される割合が少なくなる。これ
により、読出しを繰返し行なっても正常にデータ読出し
を行なうことができる。
行なうと、フローティングゲートに電子が注入又は放出
されていく。この場合、本発明のようにトンネル領域の
平面図上の形状を９０’よりも鈍角な直線又は曲線で構
成すると電界の集中が緩和され、読出し時、フローテイ
ングゲートに電子が注入される割合が少なくなる。これ
により、読出しを繰返し行なっても正常にデータ読出し
を行なうことができる。
第１図は本発明の−実施例の構成図を示し、同図（Ａ）
は断面図、同図（Ｂ）は平面図である。
は断面図、同図（Ｂ）は平面図である。
同図中、第２図と同一構成部分には同一番月を付す。第
１図において、７ローテインググート１０のドレイン２
上の突部１０ａは平面図上円形に形成されており、これ
により、トンネル領域１１も平面図上円形に形或されて
いる。なお、１２は酸化膜である。
１図において、７ローテインググート１０のドレイン２
上の突部１０ａは平面図上円形に形成されており、これ
により、トンネル領域１１も平面図上円形に形或されて
いる。なお、１２は酸化膜である。
このように、トンネル１４域１１は平面図上円形に形成
されているので、データ読出し時、従来例のような四角
形に形成されたトンネル領域に比して電界の集中が緩和
され、７口−テイングゲート４に電子が注入される割合
が少なくなる。これにより、一度書込まれたデータ内容
に対して何回も読出しを賀返しても正常にデータを読出
すことができる。
されているので、データ読出し時、従来例のような四角
形に形成されたトンネル領域に比して電界の集中が緩和
され、７口−テイングゲート４に電子が注入される割合
が少なくなる。これにより、一度書込まれたデータ内容
に対して何回も読出しを賀返しても正常にデータを読出
すことができる。
なお、前記実施例では、トンネル領域の平面図上の形状
を円形としたが、本発明はこれに限定されるものではな
く、９０’よりも鈍角な直線、又は曲線で構成された形
状としてもよい。
を円形としたが、本発明はこれに限定されるものではな
く、９０’よりも鈍角な直線、又は曲線で構成された形
状としてもよい。
又、前記実施例はフローアイングゲート形のＥＥＰＲＯ
Ｍを用いて説明したが、本発明は、ＭＮＯＳ （ｍｅｔ
ａｌ ｎｉｔｒｉｄｅ ｏｘｉｄｅ ｓｉｌｉｃｏｎ
）形のＥＥＰＲＯＭにも同様に適用できる。
Ｍを用いて説明したが、本発明は、ＭＮＯＳ （ｍｅｔ
ａｌ ｎｉｔｒｉｄｅ ｏｘｉｄｅ ｓｉｌｉｃｏｎ
）形のＥＥＰＲＯＭにも同様に適用できる。
又、前記実施例では、トンネル領域の平面図上の形状に
ついて上述のように設定したが、断面図上の形状につい
てもその周辺部を９０”よりも鈍角な直線、又は曲線で
構成された形状にすれば更によい結果が得られることが
考えられる。然るに、トンネル領域の厚さは高々１００
Ａ〜２００入程度と非常に薄く、断面図上の形状を上述
のように形成しにくく、又、たとえ形成できたとしても
その確認を行ないにくい。このため、本発明では平而図
上における形状を上述のようにすることで電界の集中を
緩和するようにしている。
ついて上述のように設定したが、断面図上の形状につい
てもその周辺部を９０”よりも鈍角な直線、又は曲線で
構成された形状にすれば更によい結果が得られることが
考えられる。然るに、トンネル領域の厚さは高々１００
Ａ〜２００入程度と非常に薄く、断面図上の形状を上述
のように形成しにくく、又、たとえ形成できたとしても
その確認を行ないにくい。このため、本発明では平而図
上における形状を上述のようにすることで電界の集中を
緩和するようにしている。
以上説明した如く、本発明によれば、平面図上、９０゜
よりも鈍角な直線、又は曲線で構成されたパターンにて
トンネル領域を構成したため、トンネル領域における電
界の集中が緩和され、一度書込まれたデータに対して何
回も読出しを行なってもフローティングゲートに電子が
注入又は放出される割合が少なくなり、長Ｉｌｌ間にわ
たってデータを正常に読出すことができる。
よりも鈍角な直線、又は曲線で構成されたパターンにて
トンネル領域を構成したため、トンネル領域における電
界の集中が緩和され、一度書込まれたデータに対して何
回も読出しを行なってもフローティングゲートに電子が
注入又は放出される割合が少なくなり、長Ｉｌｌ間にわ
たってデータを正常に読出すことができる。
５は基板
７はソース、
１０は７口−ティングゲート、
１０ａは突部、
１１はトンネル領域、
１２は酸化膜
を丞す。
Claims (1)
- 平面図上、９０゜よりも鈍角な直線、又は曲線で構成さ
れたパターンにてトンネル領域（１１）を構成してなる
ことを特徴とするＥＥＰＲＯＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1163252A JPH0329370A (ja) | 1989-06-26 | 1989-06-26 | Ｅｅｐｒｏｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1163252A JPH0329370A (ja) | 1989-06-26 | 1989-06-26 | Ｅｅｐｒｏｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0329370A true JPH0329370A (ja) | 1991-02-07 |
Family
ID=15770258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1163252A Pending JPH0329370A (ja) | 1989-06-26 | 1989-06-26 | Ｅｅｐｒｏｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0329370A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332476A (ja) * | 2002-05-07 | 2003-11-21 | Samsung Electronics Co Ltd | 平坦しないゲート絶縁膜を具備する不揮発性メモリ装置及びその製造方法 |
| JP2007027373A (ja) * | 2005-07-15 | 2007-02-01 | Asahi Kasei Microsystems Kk | 不揮発性メモリ及びその製造方法 |
-
1989
- 1989-06-26 JP JP1163252A patent/JPH0329370A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332476A (ja) * | 2002-05-07 | 2003-11-21 | Samsung Electronics Co Ltd | 平坦しないゲート絶縁膜を具備する不揮発性メモリ装置及びその製造方法 |
| JP4637457B2 (ja) * | 2002-05-07 | 2011-02-23 | 三星電子株式会社 | 平坦しないゲート絶縁膜を具備する不揮発性メモリ装置の製造方法 |
| JP2007027373A (ja) * | 2005-07-15 | 2007-02-01 | Asahi Kasei Microsystems Kk | 不揮発性メモリ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6088269A (en) | Compact page-erasable EEPROM non-volatile memory | |
| US5790460A (en) | Method of erasing a flash EEPROM memory | |
| JPH07120720B2 (ja) | 不揮発性半導体記憶装置 | |
| US5674768A (en) | Method of making flash EEPROM cell having first and second floating gates | |
| US5633184A (en) | Method of making semiconductor device with floating bate | |
| JPS59500343A (ja) | 電気的に改変可能の不揮発性浮動ゲ−ト記憶装置 | |
| JPS62276878A (ja) | 半導体記憶装置 | |
| JP2010102828A (ja) | 電荷捕捉型誘電体メモリデバイスにプログラミングを行う方法およびその方法でプログラムされた電荷捕捉型誘電体メモリデバイス | |
| KR100580292B1 (ko) | 비 휘발성 메모리 장치 | |
| US6930928B2 (en) | Method of over-erase prevention in a non-volatile memory device and related structure | |
| JPH04151877A (ja) | 半導体不揮発性記憶装置 | |
| JPH0329370A (ja) | Ｅｅｐｒｏｍ | |
| JPH02308571A (ja) | 半導体記憶装置 | |
| JPS596581A (ja) | 半導体不揮発性記憶装置 | |
| US6355514B1 (en) | Dual bit isolation scheme for flash devices | |
| JPH07120716B2 (ja) | 半導体記憶装置 | |
| US6573140B1 (en) | Process for making a dual bit memory device with isolated polysilicon floating gates | |
| JPH06334195A (ja) | 不揮発性半導体記憶装置 | |
| TW561487B (en) | Method for operating a non-volatile memory | |
| JP2867267B2 (ja) | 半導体不揮発性メモリとその動作方法 | |
| JPS60169172A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| US20020145160A1 (en) | Nonvolatile memory cell | |
| US20020130352A1 (en) | Semiconductor device comprising an EEPROM memory and a FLASH-EPROM memory, and method of manufacturing such a semiconductor device | |
| JPS6161469A (ja) | 不揮発性半導体記憶装置 | |
| US6713809B1 (en) | Dual bit memory device with isolated polysilicon floating gates |