JPH03292556A - メモリマツプドデバイス制御方式 - Google Patents
メモリマツプドデバイス制御方式Info
- Publication number
- JPH03292556A JPH03292556A JP9384690A JP9384690A JPH03292556A JP H03292556 A JPH03292556 A JP H03292556A JP 9384690 A JP9384690 A JP 9384690A JP 9384690 A JP9384690 A JP 9384690A JP H03292556 A JPH03292556 A JP H03292556A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- monitor process
- address
- monitor
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 57
- 238000004891 communication Methods 0.000 abstract description 9
- 238000013507 mapping Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマルチタスクＯＳ上で動作するデバイスドラ
イバに関し、特にモニタプロセスを用いてメモリマツプ
ドデバイスを制御するメモリマツプドデバイス制御方式
に関する。
イバに関し、特にモニタプロセスを用いてメモリマツプ
ドデバイスを制御するメモリマツプドデバイス制御方式
に関する。
従来、この種のメモリマツプドデバイス制御力式、特に
マルチタスクＯＳでメモリマツプドデバイスを制御する
場合、アプリケーションに直接マツピングされたメモリ
をデバイス制御していた。
マルチタスクＯＳでメモリマツプドデバイスを制御する
場合、アプリケーションに直接マツピングされたメモリ
をデバイス制御していた。
一方、モニタプロセスはメモリマツプドデバイスを直接
に制御するものとしてではなく、デバイスから出力され
たデータをモニタして加工・変換し、アプリケーション
プロセスに出力するものとなっていた。
に制御するものとしてではなく、デバイスから出力され
たデータをモニタして加工・変換し、アプリケーション
プロセスに出力するものとなっていた。
上述した従来のメモリマツプドデバイス制御方式は、体
） デバイスにアクセスするアプリケーションが個々
に、複雑なメモリマツプドデバイス制御の処理手続きを
行なわねばならないこと、ＣＢ）本来ならばカーネル（
よって保護されるべきデバイスの物理メモリエリアが、
事実上ユーザのアプリケーションプロセスに開放されて
しまう九め、デバイスメモリがユーザアプリケーション
によって容易に破壊される危険があること、（Ｃ）
メモリマツプドデバイスのメモリ部分の処理手順が変わ
っただけで、デバイス自体のハードウェア的な取扱い手
順には何の変化もないにもかかわらず、関連するアプリ
ケーションの全てを変更しなければならないなどという
欠点がある。
） デバイスにアクセスするアプリケーションが個々
に、複雑なメモリマツプドデバイス制御の処理手続きを
行なわねばならないこと、ＣＢ）本来ならばカーネル（
よって保護されるべきデバイスの物理メモリエリアが、
事実上ユーザのアプリケーションプロセスに開放されて
しまう九め、デバイスメモリがユーザアプリケーション
によって容易に破壊される危険があること、（Ｃ）
メモリマツプドデバイスのメモリ部分の処理手順が変わ
っただけで、デバイス自体のハードウェア的な取扱い手
順には何の変化もないにもかかわらず、関連するアプリ
ケーションの全てを変更しなければならないなどという
欠点がある。
この発明に係るメモリマツプドデバイス制御方式は、メ
モリマツプドデバイスからの割込み信号およびタイマを
用いてデバイスのビジー状態をチェックする手段と、デ
バイスレディー通知を待ってメモリマツプドデバイスの
固定物理アドレスをモニタプロセスが使用できる仮想ア
ドレスに変換し、モニタプロセスへの入力データとして
そのアドレス自体を用いてモニタプロセスを起動する手
段と、起動したモニタプロセスの中で渡されたアドレス
を用いてデータの書込み・読出しを行い、結果およびデ
ータをアプリケーションプロセスに通知する手段とを有
している。
モリマツプドデバイスからの割込み信号およびタイマを
用いてデバイスのビジー状態をチェックする手段と、デ
バイスレディー通知を待ってメモリマツプドデバイスの
固定物理アドレスをモニタプロセスが使用できる仮想ア
ドレスに変換し、モニタプロセスへの入力データとして
そのアドレス自体を用いてモニタプロセスを起動する手
段と、起動したモニタプロセスの中で渡されたアドレス
を用いてデータの書込み・読出しを行い、結果およびデ
ータをアプリケーションプロセスに通知する手段とを有
している。
この発明はモニタプロセスの中の対象となるデータメモ
リエリアのマツピングを行うため、デバイスに対する処
理の重複を避けることができ、デバイスメモリエリアを
保護するものである。
リエリアのマツピングを行うため、デバイスに対する処
理の重複を避けることができ、デバイスメモリエリアを
保護するものである。
第１図はこの発明に係るメモリマツプドデバイス制御方
式の一実施例を示すシステムノ・−ドウエアの構成図で
あシ、−例として通信プロトコルを制御する通信用イン
テリジェントボードなどのメモリマツプドデバイスに用
いた場合を示す。同図において、１は通信ネットワーク
、２は通信用インテリジェントボード、３１Ｌおよび３
ｂはこの通信ネットワーク１と通信用インテリジェント
ボード２を接続するＲ８２３２Ｃケーブル、４はＯＳに
関連するソフト構成を備えたパーソナルコンピュータ装
置、５はデイスプレィ装置、６はオペレーティングシス
テム（ＯＳ）、７はこのオペレーティングシステム（Ｏ
Ｓ）Ｓ中のデバイスドライバ、８はモニタ処理９（第２
図参照）を行なうモニタプロセス、１０ａおよび１０ｂ
はアプリケーションプロセスである。
式の一実施例を示すシステムノ・−ドウエアの構成図で
あシ、−例として通信プロトコルを制御する通信用イン
テリジェントボードなどのメモリマツプドデバイスに用
いた場合を示す。同図において、１は通信ネットワーク
、２は通信用インテリジェントボード、３１Ｌおよび３
ｂはこの通信ネットワーク１と通信用インテリジェント
ボード２を接続するＲ８２３２Ｃケーブル、４はＯＳに
関連するソフト構成を備えたパーソナルコンピュータ装
置、５はデイスプレィ装置、６はオペレーティングシス
テム（ＯＳ）、７はこのオペレーティングシステム（Ｏ
Ｓ）Ｓ中のデバイスドライバ、８はモニタ処理９（第２
図参照）を行なうモニタプロセス、１０ａおよび１０ｂ
はアプリケーションプロセスである。
なお、第２図は第１図に示すＯＳに関連するソフトウェ
ア構成を概念的に示した図であシ、１１は通信用インテ
リジェントボード２の共有メモリ、１２はこの共有メモ
リ１１の先頭の物理アドレス値、１３はこの共有メモリ
１１の先頭の仮想アドレス値、１４は共有メモリ先頭仮
想アドレス、１５ハモニタ処理９にマツピングされた共
有メモリイメージである。
ア構成を概念的に示した図であシ、１１は通信用インテ
リジェントボード２の共有メモリ、１２はこの共有メモ
リ１１の先頭の物理アドレス値、１３はこの共有メモリ
１１の先頭の仮想アドレス値、１４は共有メモリ先頭仮
想アドレス、１５ハモニタ処理９にマツピングされた共
有メモリイメージである。
次に、上記構成によるメモリマツプドデバイス制御方式
の動作について説明する。まず、通信用インテリジェン
トボード２などのメモリマツプドデバイスからの割り込
み信号およびタイマを用いて、デバイスのビジー状態を
チェックする。そして、デバイスレゾ−通知を待って、
′通信用インテリジェントボード２の共有メモリ１１に
割ｂｔけである固定物理アドレスの、先頭アドレス１２
をデバイスドライバγ内で仮想アドレス１３に変換し、
モニタプロセスの一部であるモニタ処理９に、仮想アド
レス１４を人力データとして渡し、そのアドレス自体を
用いてモニタプロセスを起動するウセして、起動したモ
ニタプロセスの中で、渡すしたアドレスを用いてデ〜り
の書込み・読出しを行い、結果およびデータをアプリケ
ーションプロセスに通知する。この手続きを通して、共
有メモリ１１はモニタ処理９から共有メモリイメージ１
５としてマツピング可能になる。このように、メモリマ
ツプドデバイスからデバイスドライバ７ｆ：通してモニ
タプロセス８を起動し、そのモニタプロセスの中へ対象
となるデータメモリエリアのマツピングを行なうことが
できる。
の動作について説明する。まず、通信用インテリジェン
トボード２などのメモリマツプドデバイスからの割り込
み信号およびタイマを用いて、デバイスのビジー状態を
チェックする。そして、デバイスレゾ−通知を待って、
′通信用インテリジェントボード２の共有メモリ１１に
割ｂｔけである固定物理アドレスの、先頭アドレス１２
をデバイスドライバγ内で仮想アドレス１３に変換し、
モニタプロセスの一部であるモニタ処理９に、仮想アド
レス１４を人力データとして渡し、そのアドレス自体を
用いてモニタプロセスを起動するウセして、起動したモ
ニタプロセスの中で、渡すしたアドレスを用いてデ〜り
の書込み・読出しを行い、結果およびデータをアプリケ
ーションプロセスに通知する。この手続きを通して、共
有メモリ１１はモニタ処理９から共有メモリイメージ１
５としてマツピング可能になる。このように、メモリマ
ツプドデバイスからデバイスドライバ７ｆ：通してモニ
タプロセス８を起動し、そのモニタプロセスの中へ対象
となるデータメモリエリアのマツピングを行なうことが
できる。
し発明の効果〕
以上詳細に説明したように、この発明に係るメモリマツ
プドデバイス制御方式によれば、個々のアプリケーショ
ンプロセスの負荷を著しく高メる複雑なメモリマツプド
デバイスに対してモニタプロセスを用い、そのモニタプ
ロセスの中へ対象となるデータメモリエリアのマツピン
グを行なうことによって、デバイスに対する処理の重複
を避け、本来ならユーザプロセスがアクセスしてはいけ
ないデバイスメモリエリアを保護する。さらに、メモリ
マツプドデバイスに対する制御をアプリケーションプロ
セスとは別個のモニタプロセスに分けることによって、
デバイスのメモリに対する加工・処理手順の変更時にモ
ニタプロセスのみを変更することで対応が可能になり、
メモリマツプドデバイスのデバイスドライバの移殖性お
よび汎用性を高めることができるなどの効果がある。
プドデバイス制御方式によれば、個々のアプリケーショ
ンプロセスの負荷を著しく高メる複雑なメモリマツプド
デバイスに対してモニタプロセスを用い、そのモニタプ
ロセスの中へ対象となるデータメモリエリアのマツピン
グを行なうことによって、デバイスに対する処理の重複
を避け、本来ならユーザプロセスがアクセスしてはいけ
ないデバイスメモリエリアを保護する。さらに、メモリ
マツプドデバイスに対する制御をアプリケーションプロ
セスとは別個のモニタプロセスに分けることによって、
デバイスのメモリに対する加工・処理手順の変更時にモ
ニタプロセスのみを変更することで対応が可能になり、
メモリマツプドデバイスのデバイスドライバの移殖性お
よび汎用性を高めることができるなどの効果がある。
第１図はこの発明に係るメモリマツプドデバイス制御方
式の一実施例を示すシステムハードウェアの構成図、第
２図は第１図に示すＯＳに関連するソフトウェア構成を
概念的に示した図である。 １・―・・通信ネットワーク、２・・・・通信用インテ
リジェントボード、３１および３ｂ・・・・Ｒ８２３２
Ｃケーブル、４・＠１１−パーソナルコンピュータ装置
、５・嗜・・デイスプレィ装置、６ａ・・−オペレーテ
ィングシステム（ＯＳ）、７・・・・デバイスドライバ
、８・・拳・モニタプロセス、９・・・−モニタ処理、
１０１および１０ｂ・儲・・アプリケーションプロセス
、１１・・・共有メモリ、１２・・・・先頭の物理アド
レス値、１３−・・・先頭の仮想アドレス値、１４・−
・・共Ｍメモリ先頭仮想アドレス、１５・・・・共有メ
モリイメージ。 特許出履入 日本電気株式会社
式の一実施例を示すシステムハードウェアの構成図、第
２図は第１図に示すＯＳに関連するソフトウェア構成を
概念的に示した図である。 １・―・・通信ネットワーク、２・・・・通信用インテ
リジェントボード、３１および３ｂ・・・・Ｒ８２３２
Ｃケーブル、４・＠１１−パーソナルコンピュータ装置
、５・嗜・・デイスプレィ装置、６ａ・・−オペレーテ
ィングシステム（ＯＳ）、７・・・・デバイスドライバ
、８・・拳・モニタプロセス、９・・・−モニタ処理、
１０１および１０ｂ・儲・・アプリケーションプロセス
、１１・・・共有メモリ、１２・・・・先頭の物理アド
レス値、１３−・・・先頭の仮想アドレス値、１４・−
・・共Ｍメモリ先頭仮想アドレス、１５・・・・共有メ
モリイメージ。 特許出履入 日本電気株式会社
Claims (1)
- 仮想メモリを有し、実メモリをマツピングできるモニタ
プロセスを有するマルチタスクＯＳ上で動作するデバイ
スドライバにおいて、メモリマツプドデバイスからの割
込み信号およびタイマを用いてデバイスのビジー状態を
チェックする手段と、デバイスレデイー通知を待つてメ
モリマツプドデバイスの固定物理アドレスをモニタプロ
セスが使用できる仮想アドレスに変換し、モニタプロセ
スへの入力データとしてそのアドレス自体を用いてモニ
タプロセスを起動する手段と、起動したモニタプロセス
の中で渡されたアドレスを用いてデータの書込み・読出
しを行い、結果およびデータをアプリケーションプロセ
スに通知する手段とを備えたことを特徴とするメモリマ
ツプドデバイス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9384690A JPH03292556A (ja) | 1990-04-11 | 1990-04-11 | メモリマツプドデバイス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9384690A JPH03292556A (ja) | 1990-04-11 | 1990-04-11 | メモリマツプドデバイス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03292556A true JPH03292556A (ja) | 1991-12-24 |
Family
ID=14093772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9384690A Pending JPH03292556A (ja) | 1990-04-11 | 1990-04-11 | メモリマツプドデバイス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03292556A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005190036A (ja) * | 2003-12-25 | 2005-07-14 | Hitachi Ltd | 記憶制御装置及び記憶制御装置の制御方法 |
-
1990
- 1990-04-11 JP JP9384690A patent/JPH03292556A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005190036A (ja) * | 2003-12-25 | 2005-07-14 | Hitachi Ltd | 記憶制御装置及び記憶制御装置の制御方法 |
| US7669016B2 (en) | 2003-12-25 | 2010-02-23 | Hitachi, Ltd. | Memory control device and method for controlling the same |
| US7975113B2 (en) | 2003-12-25 | 2011-07-05 | Hitachi, Ltd. | Memory control device and method for controlling the same |
| US8516204B2 (en) | 2003-12-25 | 2013-08-20 | Hitachi, Ltd. | Memory control device and method for controlling the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4757441A (en) | Logical arrangement for controlling use of different system displays by main proessor and coprocessor | |
| JP2001522492A (ja) | メモリアクセス保護装置 | |
| US5307471A (en) | Memory controller for sub-memory unit such as disk drives | |
| JPH04246745A (ja) | 情報処理装置及びその方法 | |
| JPH0316660B2 (ja) | ||
| JPH06180669A (ja) | キャッシュシステム | |
| JPS6224346A (ja) | 表示制御装置およびマイクロコンピュータ・システム | |
| JPH03292556A (ja) | メモリマツプドデバイス制御方式 | |
| JPS6349945A (ja) | デ−タ処理装置のプロセス・ロ−ルイン方式 | |
| JPS62212826A (ja) | マルチジヨブシステムにおける画面制御装置 | |
| JP3371078B2 (ja) | デバイス間データ転送装置及びその方法 | |
| EP0196400B1 (en) | Logical arrangement for controlling use of different system displays by main processor and co-processor | |
| JPH03233780A (ja) | バスアクセス方式 | |
| JP2768022B2 (ja) | メモリコントローラ | |
| GB2221777A (en) | Data processor | |
| JPS63271645A (ja) | アドレス変換方式 | |
| JP3043361B2 (ja) | 分散プロセッサ制御方式 | |
| JPS63104156A (ja) | 情報処理装置 | |
| JPH01248261A (ja) | デュアルポートメモリにおけるメモリアクセス制御回路 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPS6170651A (ja) | デ−タアレイの移動方式 | |
| JPS63155254A (ja) | 情報処理装置 | |
| JPH03231393A (ja) | Ｉｃカード | |
| JPH0535585A (ja) | メモリ制御装置 | |
| JPH02158857A (ja) | 入出力制御装置の制御方式 |