JPH03292542A - Information processor - Google Patents

Information processor

Info

Publication number
JPH03292542A
JPH03292542A JP2095610A JP9561090A JPH03292542A JP H03292542 A JPH03292542 A JP H03292542A JP 2095610 A JP2095610 A JP 2095610A JP 9561090 A JP9561090 A JP 9561090A JP H03292542 A JPH03292542 A JP H03292542A
Authority
JP
Japan
Prior art keywords
data
module
scan
modules
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2095610A
Other languages
Japanese (ja)
Inventor
Osamu Fujimaki
修 藤巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2095610A priority Critical patent/JPH03292542A/en
Publication of JPH03292542A publication Critical patent/JPH03292542A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To prevent the increase of the signal lines and the complication of wiring in an information processor by selecting the data stored in a register forming a scan path, the data given from a circuit of the precedent stage, or the intra-module information excluding the data held in the register and sending the selected data to a circuit of the next stage as the scan-out data. CONSTITUTION:The selection circuits 12 and 22 of the modules 1 and 2 select the data given from the scan paths 10 and 20, the data given from the output circuits 11 and 21, or the data given from the communication paths 100 and 101 in response to the request signals received from a diagnostic processor 3. Then the selected data are outputted as the scan-out data. Therefore the intra-module information excluding the scan path data on both modules 1 and 2 can be transferred to the processor 3 via the communication paths 101 and 102 connected to the paths 10 and 20. Thus it is possible to prevent the increase of the number of signal lines set between the modules 1/2 and the processor 3 and to evade the complication of the wiring for an information processor.

Description

【発明の詳細な説明】 技術分野 本発明は情報処理装置に関し、特に複数のモジュールか
ら構成される情報処理装置における診断プロセッサとモ
ジュールとの間のデータ転送に関する。
TECHNICAL FIELD The present invention relates to an information processing apparatus, and more particularly to data transfer between a diagnostic processor and a module in an information processing apparatus composed of a plurality of modules.

従来技術 従来、この種の情報処理装置においては、装置内の全て
のレジスタを縦続接続したスキャンバスか設けられてお
り、このスキャンバスにより各レジスタのデータが読出
されていた。
BACKGROUND ART Conventionally, in this type of information processing apparatus, a scan canvas is provided in which all the registers in the apparatus are connected in series, and data in each register is read out by this scan canvas.

上記のスキャンパス構成をもつ情報処理装置では、各モ
ジュールと診断プロセッサとの間でスキャンパスデータ
以外のモジュール内情報、たとえばモジュール内の温度
異常等の情報を転送する場合、各モジュールと診断プロ
セッサとの間に設けたデータ転送専用の通信手段により
行っていた。
In an information processing device having the above-described scan path configuration, when intra-module information other than scan path data, such as information such as temperature abnormality within a module, is transferred between each module and the diagnostic processor, each module and the diagnostic processor This was done using a dedicated communication means for data transfer provided between the two locations.

このような従来の情報処理装置では、装置を構成する各
モジュールと診断プロセッサとの間でのスキャンパスデ
ータ以外のモジュール内情報の転送をデータ転送専用の
通信手段により実現していたので、装置内の信号線が増
加し、配線が複雑化するという欠点がある。
In such conventional information processing devices, the transfer of information within the module other than scan path data between each module composing the device and the diagnostic processor was achieved using a communication means dedicated to data transfer. The disadvantage is that the number of signal lines increases and the wiring becomes complicated.

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、装置内の信号線の増加および配線の複雑
化を防止することができる情報処理装置の提供を目的と
する。
Purpose of the Invention The present invention was made in order to eliminate the drawbacks of the conventional ones as described above, and an object of the present invention is to provide an information processing device that can prevent an increase in the number of signal lines in the device and a complicated wiring. .

発明の構成 本発明による情報処理装置は、複数のモジュール内の複
数のレジスタにより構成されたスキャンバスを有する情
報処理装置であって、前記複数のレジスタに保持された
データ以外のモジュール内情報を保持する保持手段と、
前段の回路からのデータと、前記複数のレジスタからの
データと、前記保持手段に保持されたモジュール内情報
とのうち一つを選択し、該データをスキャンアウトデー
タとして後段の回路に送出する選択手段とを前記複数の
モジュール各々に設けたことを特徴とする。
Configuration of the Invention An information processing device according to the present invention is an information processing device having a scan canvas configured of a plurality of registers in a plurality of modules, and which holds information within the module other than data held in the plurality of registers. a retaining means for
Selection of selecting one of the data from the preceding circuit, the data from the plurality of registers, and the module internal information held in the holding means, and sending the selected data to the subsequent circuit as scan-out data. means is provided in each of the plurality of modules.

実施例 次に、本発明の一実施例について図面を参照して説明す
る。
Embodiment Next, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、モジュール1,2内にはレジスタ(図
示せず)を縦続接続して構成されたスキャンバス10.
20と、このスキャンバス10.20のデータ以外のモ
ジュール内情報を外部に出力するモジュール内情報出力
回路(以下出力回路とする)IL  21と、通信バス
100.101を介して入力されるデータと、スキャン
バス10゜20からのデータと、出力回路11.21が
らのデータとのうちいずれかを診断プロセッサ3がらの
要求信号103,104に応して選択し、その選択した
データをモジュール1,2のスキャンアウトデータとし
て通信バス101,102に出力する選択回路12.2
2とが設けられている。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, within modules 1 and 2, there is a scan canvas 10.
20, an intra-module information output circuit (hereinafter referred to as an output circuit) IL 21 that outputs internal module information other than the data of this scan canvas 10.20 to the outside, and data input via the communication bus 100.101. , the data from the scan canvas 10.20 and the data from the output circuit 11.21 are selected in response to the request signals 103, 104 from the diagnostic processor 3, and the selected data is sent to the module 1, Selection circuit 12.2 outputs to communication buses 101 and 102 as scan-out data of 2.
2 is provided.

この第1図を用いて本発明の一実施例の動作について説
明する。
The operation of one embodiment of the present invention will be explained using FIG.

診断プロセッサ3かモジュール1,2内のスキャンバス
データを要求した場合には、モジュール1.2内の選択
回路12.22が診断プロセッサ3からの要求信号10
3,104により夫々スキャンバス10.20からのデ
ータを選択する。
When the diagnostic processor 3 requests the scan canvas data in the modules 1 and 2, the selection circuit 12.22 in the module 1.2 receives the request signal 10 from the diagnostic processor 3.
3 and 104 respectively select data from scan canvas 10.20.

よって、モジュール1のスキャンバス10のデータが選
択回路12および通信バス101を通ってモジュール2
のスキャンバス2oに入り、選択回路22および通信バ
ス102を通ってモジュール2のスキャンバス20のデ
ータに続いて診断プロセッサ3に転送される。
Therefore, data in the scan canvas 10 of the module 1 passes through the selection circuit 12 and the communication bus 101 to the module 2.
The data is transferred to the scan canvas 20 of the module 2 via the selection circuit 22 and the communication bus 102 to the diagnostic processor 3 following the data in the scan canvas 20 of the module 2.

次に、診断プロセッサ3かモジュール1のスキャンパス
データ以外のモジュール内情報を要求した場合には、モ
ジュール1内の選択回路12が診断プロセッサ3からの
要求信号103により出力回路11からのデータを選択
し、モジュール2内の選択回路22が診断プロセッサ3
からの要求信号104により通信バス101を介して入
力されるブタを選択する。
Next, when the diagnostic processor 3 requests module information other than the scan path data of the module 1, the selection circuit 12 in the module 1 selects the data from the output circuit 11 based on the request signal 103 from the diagnostic processor 3. The selection circuit 22 in the module 2 is connected to the diagnostic processor 3.
A pig input via the communication bus 101 is selected in response to a request signal 104 from the communication bus 101 .

よって、モジュール1の出力回路11からのデータか選
択回路12および通信バス101を通ってモジュール2
に入力される。
Therefore, data from the output circuit 11 of the module 1 passes through the selection circuit 12 and the communication bus 101 to the module 2.
is input.

このとき、モジュール2の選択回路22が通信バス10
1を介して入力されるデータを選択しているので、モジ
ュール1の出力回路11がらのデータはスキャンバス2
0をバイパスし、選択回路22および通信バス102を
介して診断プロセッサ3に送出される。
At this time, the selection circuit 22 of the module 2
1, the data from the output circuit 11 of module 1 is sent to scan canvas 2.
0 and is sent to the diagnostic processor 3 via the selection circuit 22 and the communication bus 102.

これにより、モジュール1のスキャンパスデータ以外の
モジュール内情報かモジュール2のスキャンバス20を
バイパスして診断プロセッサ3に転送される。
As a result, the intra-module information other than the scan path data of module 1 is transferred to the diagnostic processor 3, bypassing the scan path 20 of module 2.

尚、モジュール2のスキャンパスデータ以外のモジュー
ル内情報も、診断プロセッサ3からの要求信号104に
より選択回路22が出力回路21からのデータを選択す
るようにすることで、上述の処理と同様に、診断プロセ
ッサ3に転送することかできる。
Note that information in the module other than the scan path data of the module 2 can also be processed in the same manner as described above by causing the selection circuit 22 to select data from the output circuit 21 in response to the request signal 104 from the diagnostic processor 3. It can also be transferred to the diagnostic processor 3.

このように、モジュール1,2の選択回路12゜22に
、診断プロセッサ3がらの要求信号103.104に応
して、スキャンバス10.20からのデータと出力回路
11.21からのデータと通信バス100.101から
入力されるデータとのうちいずれかを選択させてスキャ
ンパスアウトデータとして出力させるようにすることに
よって、モジュール1゜2のスキャンパスデータ以外の
モジュール内情報をスキャンバス10.20に接続され
た通信バス101.102を介して診断プロセッサ3に
転送することができる。
In this way, the selection circuits 12.22 of the modules 1, 2 communicate data from the scan canvas 10.20 and data from the output circuit 11.21 in response to request signals 103.104 from the diagnostic processor 3. By selecting one of the data input from buses 100 and 101 and outputting it as scan path out data, the information in the module other than the scan path data of module 1.2 can be transferred to scan path 10.20. can be transferred to the diagnostic processor 3 via a communication bus 101.102 connected to the diagnostic processor 3.

よって、モジュール1,2と診断プロセッサ3との間の
信号線の増加や配線の複雑化を防止することができる。
Therefore, it is possible to prevent the number of signal lines between the modules 1 and 2 and the diagnostic processor 3 from increasing and from complicating the wiring.

発明の詳細 な説明したように本発明によれば、スキャンパスを構成
するレジスタからのデータと、前段の回路からのデータ
と、該レジスタに保持されたデータ以外のモジュール内
情報とのうち一つを選択して、そのデータをスキャンア
ウトデータとして後段の回路に送出するようにすること
によって、装置内の信号線の増加および配線の複雑化を
防止することができるという効果がある。
As described in detail, according to the present invention, one of data from a register configuring a scan path, data from a preceding circuit, and information within a module other than the data held in the register. By selecting the data and sending the data to the subsequent circuit as scan-out data, it is possible to prevent an increase in the number of signal lines within the device and to prevent the wiring from becoming complicated.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 1.2・・・・・・モジュール 3・・・・・・診断プロセッサ 10.20・・・・・・スキャンパス 11.12・・・・・・モジュール内情報出力回路12
.22・・・・・選択回路
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. Explanation of symbols of main parts 1.2...Module 3...Diagnostic processor 10.20...Scan path 11.12...Module internal information output circuit 12
.. 22...Selection circuit

Claims (1)

【特許請求の範囲】[Claims] (1)複数のモジュール内の複数のレジスタにより構成
されたスキャンパスを有する情報処理装置であって、前
記複数のレジスタに保持されたデータ以外のモジュール
内情報を保持する保持手段と、前段の回路からのデータ
と、前記複数のレジスタからのデータと、前記保持手段
に保持されたモジュール内情報とのうち一つを選択し、
該データをスキャンアウトデータとして後段の回路に送
出する選択手段とを前記複数のモジュール各々に設けた
ことを特徴とする情報処理装置。
(1) An information processing device having a scan path configured by a plurality of registers in a plurality of modules, including a holding means for holding information within the module other than data held in the plurality of registers, and a preceding circuit. , data from the plurality of registers, and intra-module information held in the holding means,
An information processing apparatus characterized in that each of the plurality of modules is provided with a selection means for sending the data as scan-out data to a subsequent circuit.
JP2095610A 1990-04-11 1990-04-11 Information processor Pending JPH03292542A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2095610A JPH03292542A (en) 1990-04-11 1990-04-11 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2095610A JPH03292542A (en) 1990-04-11 1990-04-11 Information processor

Publications (1)

Publication Number Publication Date
JPH03292542A true JPH03292542A (en) 1991-12-24

Family

ID=14142322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2095610A Pending JPH03292542A (en) 1990-04-11 1990-04-11 Information processor

Country Status (1)

Country Link
JP (1) JPH03292542A (en)

Similar Documents

Publication Publication Date Title
JP3557625B2 (en) Information processing equipment
US5276857A (en) Data processing system with shared control signals and a state machine controlled clock
JPH03292542A (en) Information processor
JPS6242306B2 (en)
JP3214581B2 (en) Test circuit
JP2821176B2 (en) Information processing device
JPH0359475A (en) Scan-in/out system
JPS63239515A (en) Parallel output circuit
JPS59151371A (en) Semiconductor memory element
JPS5945560A (en) System for scan-in and scan-out
KR100197437B1 (en) Apparatus for communicating processor with device in switching system
JPH05127788A (en) Multi-input circuit for switch signal
JPS6190250A (en) Interface circuit
JPH01152581A (en) Picture information processor
JPS62159265A (en) Data transfer system
JPH06282519A (en) Constitution changing system
JPH0298300A (en) Multichannel controller
JPH0267667A (en) Circuit board
JPS58211231A (en) Information processing system
JPH0668055A (en) Digital signal processor
JPS6136854A (en) Memory switching device
JPS62256155A (en) Bus competition system
JPH05308680A (en) Communication equipment
JPH047657A (en) Inter-memory data transfer system
JPS60221842A (en) Fault diagnosing circuit of logical device