JPH05127788A - Multi-input circuit for switch signal - Google Patents

Multi-input circuit for switch signal

Info

Publication number
JPH05127788A
JPH05127788A JP31515591A JP31515591A JPH05127788A JP H05127788 A JPH05127788 A JP H05127788A JP 31515591 A JP31515591 A JP 31515591A JP 31515591 A JP31515591 A JP 31515591A JP H05127788 A JPH05127788 A JP H05127788A
Authority
JP
Japan
Prior art keywords
switch
data
data output
parallel interface
input circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31515591A
Other languages
Japanese (ja)
Inventor
Kazunaga Kanai
一永 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP31515591A priority Critical patent/JPH05127788A/en
Publication of JPH05127788A publication Critical patent/JPH05127788A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To input the data of many switches while decreasing the number of in-use terminals of a parallel interface. CONSTITUTION:The multi-input circuit consists of the parallel interface 1, a CPU 2, and plural hexadecimal switches 3, and the interface 1 and switches 3 are connected by a common data bus 4 and the data output permission signal lines 5 of the switches 3. Then the data output switches 3 are selected with a data output permission signal and the data are inputted and outputted through the common data bus 4. Consequently, the number of in-use terminals of the parallel interface is decreased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はCPUに制御されている
パラレルインターフェースに複数のスイッチのデータを
取り込むスイッチ信号の多入力回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switch signal multi-input circuit for fetching data of a plurality of switches into a parallel interface controlled by a CPU.

【0002】[0002]

【従来の技術】従来、この種のスイッチ信号の多入力回
路は、図2に示すように、CPU12に接続されたパラ
レルインターフェース11(LSI)に複数のスイッチ
13のデータを取り込むもので、パラレルインターフェ
ース11に各スイッチ13のデータ出力端子をそれぞれ
接続しており、パラレルインターフェース11の入出力
端子数だけスイッチ13のデータを入力することができ
ていた。
2. Description of the Related Art Conventionally, as shown in FIG. 2, a multi-input circuit for a switch signal of this type fetches data of a plurality of switches 13 into a parallel interface 11 (LSI) connected to a CPU 12, and a parallel interface. The data output terminals of each switch 13 are connected to the switch 11, and the data of the switch 13 can be input by the number of input / output terminals of the parallel interface 11.

【0003】[0003]

【発明が解決しようとする課題】ところで、上述した従
来のスイッチ信号の多入力回路にあっては、パラレルイ
ンターフェースLSIの入出力端子数だけのデータしか
入力できないので、スイッチ数を増やす必要がある場
合、パラレルインターフェースLSIの使用端子数も比
例して増加する欠点があり、それだけ、プリント基板の
配線を複雑にしてしまうという問題があった。そして、
多くのスイッチを扱う場合は、パラレルインターフェー
スLSIの素子数も増えて、回路を大きくする欠点があ
った。
By the way, in the above-mentioned conventional multi-input circuit for switch signals, only the data corresponding to the number of input / output terminals of the parallel interface LSI can be input, so that it is necessary to increase the number of switches. However, there is a drawback that the number of terminals used in the parallel interface LSI is also increased in proportion to the number of terminals, and the wiring of the printed circuit board is complicated accordingly. And
When dealing with many switches, the number of elements of the parallel interface LSI increases, and there is a drawback that the circuit is enlarged.

【0004】本発明は、上記の問題点にかんがみてなさ
れたもので、パラレルインターフェースの使用端子数を
削減し、多くのスイッチのデータ入力を可能にしたスイ
ッチ信号の多入力回路の提供を目的とする。
The present invention has been made in view of the above problems, and an object thereof is to provide a switch signal multi-input circuit which reduces the number of terminals used in a parallel interface and enables data input of many switches. To do.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
本発明のスイッチ信号の多入力回路は、CPUに制御さ
れている入出力パラレルインターフェースに複数のスイ
ッチのデータを取り込むスイッチ信号の多入力回路にお
いて、各スイッチのデータ出力端子を各スイッチ共通の
共通データバスに接続するとともに、各スイッチの出力
を選択的に許可するデータ出力許可手段を設けた構成と
してある。
In order to achieve the above object, a switch signal multi-input circuit according to the present invention is a switch signal multi-input circuit for fetching data of a plurality of switches into an input / output parallel interface controlled by a CPU. In the above configuration, the data output terminal of each switch is connected to a common data bus common to each switch, and the data output permission means for selectively permitting the output of each switch is provided.

【0006】そして、必要に応じ、上記データ出力許可
手段は、パラレルインターフェースと各スイッチとをそ
れぞれ接続する信号線と、データ出力を許可するスイッ
チにデータ出力許可信号を上記信号線を介して送出する
データ出力許可信号出力機能とを備え、データ出力許可
信号を受信したスイッチにデータ出力を行わせる構成と
してある。
Then, if necessary, the data output permission means sends a data output permission signal to the signal line connecting the parallel interface and each switch, and the switch permitting data output through the signal line. The data output permission signal output function is provided, and the switch that receives the data output permission signal outputs the data.

【0007】[0007]

【作用】上記構成からなるスイッチ信号の多入力回路に
よれば、データ出力許可手段によりデータ出力スイッチ
が選択され、パラレルインターフェースとスイッチ間が
共通データバスで接続されているので、この共通データ
バスを使用してデータの入力が行われる。
According to the switch signal multi-input circuit having the above structure, the data output switch is selected by the data output permission means and the parallel interface and the switch are connected by the common data bus. The data is input using.

【0008】[0008]

【実施例】以下、本発明の実施例について図面を参照し
て説明する。図1は本発明の一実施例に係るスイッチ信
号の多入力回路を示すブロック図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a switch signal multi-input circuit according to an embodiment of the present invention.

【0009】図において、実施例に係る多入力回路は、
16進スイッチ3を4個備え、そのデータを入力すると
きの回路例を示している。1はパラレルインターフェー
ス、2はパラレルインターフェース1を制御しているC
PUである。16進スイッチ3にデータを設定してCP
U2に読み込ませるとき、通常パラレルインターフェー
ス1を介してデータ入力を行なう。
In the figure, the multi-input circuit according to the embodiment is
An example of a circuit when four hexadecimal switches 3 are provided and the data is input is shown. 1 is a parallel interface, 2 is C controlling the parallel interface 1
It is PU. Set the data to hexadecimal switch 3 and CP
When it is read by U2, data is normally input through the parallel interface 1.

【0010】上記16進スイッチ3とパラレルインター
フェース1間は各スイッチ3共通の共通データバス4で
接続されており、各16進スイッチ3のコモン端子にパ
ラレルインターフェース1からのデータ出力許可信号を
入力する信号線5を接続してある。
The hexadecimal switch 3 and the parallel interface 1 are connected by a common data bus 4 common to the respective switches 3, and the data output permission signal from the parallel interface 1 is input to the common terminal of each hexadecimal switch 3. The signal line 5 is connected.

【0011】すなわち、スイッチ1つにつきインターフ
ェース端子を1つ出力用として設定し、出力信号を各ス
イッチ3のコモンに接続し、スイッチ3のデータ出力許
可信号送出用として使用している。各16進スイッチ3
のデータの出力はパラレルインターフェース1を介して
CPU2により制御される。
That is, one interface terminal is set for output per switch, the output signal is connected to the common of each switch 3, and is used for sending the data output permission signal of the switch 3. Each hexadecimal switch 3
The output of the data is controlled by the CPU 2 via the parallel interface 1.

【0012】したがって、実施例に係るスイッチ信号の
多入力回路によれば、データ出力許可信号をCPU2で
操作すると、パラレルインターフェース1回路には、各
スイッチ3の共通データバス4を介して、各スイッチ3
のデータが順々に入力する。すなわち、16進スイッチ
1個づつデータ出力許可信号を与えることによって、共
通データバス4を使用してCPU2はデータ入力が可能
となる。
Therefore, according to the switch signal multi-input circuit according to the embodiment, when the data output permission signal is operated by the CPU 2, the parallel interface 1 circuit is provided with each switch via the common data bus 4 of each switch 3. Three
Enter the data in sequence. That is, by giving a data output permission signal for each hexadecimal switch, the CPU 2 can input data using the common data bus 4.

【0013】これにより、パラレルインターフェースL
SIの使用端子数を削減し、1つのインターフェース素
子により多くのスイッチのデータを入力することが可能
になる。
As a result, the parallel interface L
It is possible to reduce the number of terminals used for SI and input data of more switches to one interface element.

【0014】[0014]

【発明の効果】以上説明したように本発明のスイッチ信
号の多入力回路によれば、従来の回路に比較して、同数
のスイッチのデータを入力する際、インターフェースの
使用端子数の削減を図ることができる。そのため、プリ
ント基板上の配線の削減,簡易化を図ることができる。
また、多くのスイッチを使用する場合には、インターフ
ェースの空いてる端子を使用できるので、インターフェ
ース素子の削減を図ることができるという効果がある。
As described above, according to the switch signal multi-input circuit of the present invention, the number of terminals used by the interface is reduced when the same number of switch data is input as compared with the conventional circuit. be able to. Therefore, it is possible to reduce and simplify the wiring on the printed circuit board.
Further, when many switches are used, it is possible to use the terminals having the vacant interfaces, so that it is possible to reduce the number of interface elements.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るスイッチ信号の多入力
回路を示すブロック図である。
FIG. 1 is a block diagram showing a switch signal multi-input circuit according to an embodiment of the present invention.

【図2】従来のスイッチ信号の多入力回路を示すブロッ
ク図である。
FIG. 2 is a block diagram showing a conventional switch signal multi-input circuit.

【符号の説明】[Explanation of symbols]

1 パラレルインターフェース 2 CPU 3 16進スイッチ 4 共通データバス 5 データ出力許可信号線 1 parallel interface 2 CPU 3 hexadecimal switch 4 common data bus 5 data output enable signal line

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 CPUに制御されている入出力パラレル
インターフェースに複数のスイッチのデータを取り込む
スイッチ信号の多入力回路において、各スイッチのデー
タ出力端子を各スイッチ共通の共通データバスに接続す
るとともに、各スイッチの出力を選択的に許可するデー
タ出力許可手段を設けたことを特徴とするスイッチ信号
の多入力回路。
1. In a switch signal multi-input circuit for fetching data of a plurality of switches into an input / output parallel interface controlled by a CPU, a data output terminal of each switch is connected to a common data bus common to each switch, and A multi-input circuit for switch signals, comprising data output permission means for selectively permitting output of each switch.
【請求項2】 上記データ出力許可手段は、パラレルイ
ンターフェースと各スイッチとをそれぞれ接続する信号
線と、データ出力を許可するスイッチにデータ出力許可
信号を上記信号線を介して送出するデータ出力許可信号
出力機能とを備え、データ出力許可信号を受信したスイ
ッチにデータ出力を行わせることを特徴とする請求項1
記載のスイッチ信号の多入力回路。
2. The data output permission means sends a data output permission signal to a signal line connecting the parallel interface and each switch, and a data output permission signal to the switch permitting data output through the signal line. An output function is provided, and the switch which receives the data output permission signal is caused to output the data.
A multi-input circuit for the switch signal described.
JP31515591A 1991-11-05 1991-11-05 Multi-input circuit for switch signal Pending JPH05127788A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31515591A JPH05127788A (en) 1991-11-05 1991-11-05 Multi-input circuit for switch signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31515591A JPH05127788A (en) 1991-11-05 1991-11-05 Multi-input circuit for switch signal

Publications (1)

Publication Number Publication Date
JPH05127788A true JPH05127788A (en) 1993-05-25

Family

ID=18062084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31515591A Pending JPH05127788A (en) 1991-11-05 1991-11-05 Multi-input circuit for switch signal

Country Status (1)

Country Link
JP (1) JPH05127788A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8229271B2 (en) 2008-10-01 2012-07-24 Renesas Electronics Corporation Microcomputer, system including the same, and data transfer device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8229271B2 (en) 2008-10-01 2012-07-24 Renesas Electronics Corporation Microcomputer, system including the same, and data transfer device
US8886008B2 (en) 2008-10-01 2014-11-11 Renesas Electronics Corporation Microcomputer, system including the same, and data transfer device
US9610895B2 (en) 2008-10-01 2017-04-04 Renesas Electronics Corporation Microcomputer, system including the same, and data transfer device

Similar Documents

Publication Publication Date Title
JP3557625B2 (en) Information processing equipment
KR960042413A (en) Data processing system
JPH05127788A (en) Multi-input circuit for switch signal
JPS6227409B2 (en)
JPH07253872A (en) Input output circuit for processor
JPH0744415A (en) Semiconductor integrated circuit device
JPH0713917A (en) Configuration change system
JP3200821B2 (en) Semiconductor integrated circuit system
JP2890660B2 (en) Bit select output port and output device
JP2844971B2 (en) Digital code processing system
JPH0661070B2 (en) Interface conversion device
JPS5864529A (en) Input and output controller of computer system
JP3768581B2 (en) Plant control device
JPS6028968Y2 (en) Output direct selection type interface circuit
JP2661364B2 (en) Test circuit method
JP2612636B2 (en) I / O terminal unit
JPS61115159A (en) Signal string selector
JPH06230857A (en) Resetting device
JPS63211053A (en) Connecting circuit
JPH06348378A (en) Register unused bit processing circuit
JPH03164852A (en) Integrated circuit
JPH07200114A (en) Bus circuit device
JPH0877091A (en) Setting system for extended equipment channel
JPS63209321A (en) Switching device for internal circuit of large scale integrated circuit
JPS62166476A (en) Digital signal input device for automatic machine