JPH03289573A - 大規模集積回路のテスト方式 - Google Patents
大規模集積回路のテスト方式Info
- Publication number
- JPH03289573A JPH03289573A JP2090646A JP9064690A JPH03289573A JP H03289573 A JPH03289573 A JP H03289573A JP 2090646 A JP2090646 A JP 2090646A JP 9064690 A JP9064690 A JP 9064690A JP H03289573 A JPH03289573 A JP H03289573A
- Authority
- JP
- Japan
- Prior art keywords
- output
- multiplexers
- circuit
- flip
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title abstract description 10
- 230000005540 biological transmission Effects 0.000 claims abstract description 3
- 238000010998 test method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は大規模集積回路（ＬＳＩ）のテスト方式に関す
る。
る。
従来技術
従来のＬＳＩのテスト方式を第３図を参照しながら説明
する。
する。
第３図を参照すると、従来のＬＳＩは、組合わせ回路Ａ
、ＢおよびＣ１およびこれら回路の間に配置されるフリ
ップフロップＦ／Ｆ群を含む。これら回路において集積
度が高くなればなる程その端子数が制限される。従って
、診断用端子は最小限に抑制される。
、ＢおよびＣ１およびこれら回路の間に配置されるフリ
ップフロップＦ／Ｆ群を含む。これら回路において集積
度が高くなればなる程その端子数が制限される。従って
、診断用端子は最小限に抑制される。
このため、シリアルイン端子ＳＩＮ 、マルチプレクサ
１６、Ｆ／Ｆ １、マルチプレクサ、Ｆ／Ｆ２、マルチ
プレクサ、Ｆ／Ｆ３、マルチプレクサ、Ｆ／Ｆ４、マル
チプレクサ、Ｆ／Ｆ５、マルチプレクサ、Ｆ／Ｆ６．・
・・、マルチプレクサ、Ｆ ／ Ｆ ｎおよびシリアル
アウト端子ＳＯＴ １２の順に接続され、信号が流され
る。
１６、Ｆ／Ｆ １、マルチプレクサ、Ｆ／Ｆ２、マルチ
プレクサ、Ｆ／Ｆ３、マルチプレクサ、Ｆ／Ｆ４、マル
チプレクサ、Ｆ／Ｆ５、マルチプレクサ、Ｆ／Ｆ６．・
・・、マルチプレクサ、Ｆ ／ Ｆ ｎおよびシリアル
アウト端子ＳＯＴ １２の順に接続され、信号が流され
る。
このように、テスト時に内部のＦ／Ｆ回路の状態を外部
信号として出力させるために、全てのＦ／Ｆ回路を直列
のシフトレジスタとして動作させる方式をスキャンバス
方式という。この方式では、Ｆ／Ｆ回路からなるシフト
レジスタとしてデータを出力端子で検出するため、Ｆ／
Ｆ回路のそれぞれに対して通常動作を行うノーマルモー
ドとテスト動作を行うスキャンモードが繰返される。こ
のようにして内部端子からデータが読出される。
信号として出力させるために、全てのＦ／Ｆ回路を直列
のシフトレジスタとして動作させる方式をスキャンバス
方式という。この方式では、Ｆ／Ｆ回路からなるシフト
レジスタとしてデータを出力端子で検出するため、Ｆ／
Ｆ回路のそれぞれに対して通常動作を行うノーマルモー
ドとテスト動作を行うスキャンモードが繰返される。こ
のようにして内部端子からデータが読出される。
このように複数のＦ／Ｆ回路でスキャンバスを実現する
場合、Ｆ／Ｆ回路の数に比例して入力されたクロックに
よりシフトされなければならない。
場合、Ｆ／Ｆ回路の数に比例して入力されたクロックに
よりシフトされなければならない。
このため、Ｆ／Ｆ回路の数に比例してクロック数が増大
するという欠点がある。
するという欠点がある。
発明の目的
本発明の目的は、クロック数の増大なく Ｆ／Ｆ回路の
テストを可能としたＬＳＩのテスト方式を提供すること
にある。
テストを可能としたＬＳＩのテスト方式を提供すること
にある。
発明の構成
本発明によるＬＳＩのテスト方式は、大規模集積回路内
部のフリップフロップ回路を接続したフリップフロップ
群を備え、これらフリップフロップ群のうち任意の１つ
のフリップフロップからの信号を、複数のマルチプレク
サを接続した伝送路を介して伝送し、大規模集積回路の
外部に出力することを特徴とする。
部のフリップフロップ回路を接続したフリップフロップ
群を備え、これらフリップフロップ群のうち任意の１つ
のフリップフロップからの信号を、複数のマルチプレク
サを接続した伝送路を介して伝送し、大規模集積回路の
外部に出力することを特徴とする。
実施例
次に本発明の一実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図を参照すると、本発明の一実施例は、組合せ回路
１０、組合せ回路１１、これら回路１０および１１の間
に配置されたＦ／Ｆ１回路２０〜２２からなるＦ／Ｆ回
路群、更にはこれらＦ／Ｆ回路群および組合せ回路１１
の間に配置されたマルチプレクサ３０および３１を含む
。
１０、組合せ回路１１、これら回路１０および１１の間
に配置されたＦ／Ｆ１回路２０〜２２からなるＦ／Ｆ回
路群、更にはこれらＦ／Ｆ回路群および組合せ回路１１
の間に配置されたマルチプレクサ３０および３１を含む
。
本発明の一実施例の特徴は、マルチプレクサ３０〜３２
の各出力端子Ｙを対応する後段のマルチプレクサ３１〜
３３の一方の入力端子ＡＯに接続したことにある。マル
チプレクサ３０〜３３は、第４図の表に示すような動作
をする。
の各出力端子Ｙを対応する後段のマルチプレクサ３１〜
３３の一方の入力端子ＡＯに接続したことにある。マル
チプレクサ３０〜３３は、第４図の表に示すような動作
をする。
例えば、マルチプレクサ３１は、テストモードにおいて
、Ｓ端子に与えられる選択信号すの“ＹＥＳ”状態に応
答して、Ｆ／Ｆ回路２２の出力を入力端子Ｂ１から入力
し出力端子Ｙに出力する。
、Ｓ端子に与えられる選択信号すの“ＹＥＳ”状態に応
答して、Ｆ／Ｆ回路２２の出力を入力端子Ｂ１から入力
し出力端子Ｙに出力する。
このＦ／Ｆ回路２２の出力は、マルチプレクサ３１から
他のマルチプレクサ３２および３３を介してシリアル出
力端子ＳＯＴ ４に出力される。
他のマルチプレクサ３２および３３を介してシリアル出
力端子ＳＯＴ ４に出力される。
第１図および第２図を参照すると、テストモード端子６
６からテストモード信号を、またレジスタ選択信号端子
群６７からレジスタ選択信号をデコーダ６は入力し解読
する。この解読信号により指定したＦ／Ｆ回路の出力を
選択しシリアル出力端子ＳＯＴ ４ （第２図の６８）
から出力される。
６からテストモード信号を、またレジスタ選択信号端子
群６７からレジスタ選択信号をデコーダ６は入力し解読
する。この解読信号により指定したＦ／Ｆ回路の出力を
選択しシリアル出力端子ＳＯＴ ４ （第２図の６８）
から出力される。
発明の効果
Ｆ／Ｆ回路を接続したシフトレジスタには、Ｆ／Ｆ回路
の数だけクロックの数が必要とされるが、本発明のテス
ト方式では、マルチプレクサを介して信号を伝送するこ
とにより、所定のＦ／Ｆ回路の内容を出力することがで
きるので、その出力のためにクロックを増大する必要も
ない。
の数だけクロックの数が必要とされるが、本発明のテス
ト方式では、マルチプレクサを介して信号を伝送するこ
とにより、所定のＦ／Ｆ回路の内容を出力することがで
きるので、その出力のためにクロックを増大する必要も
ない。
第１図は本発明の一実施例を示す図、第２図は本発明の
一実施例を適用するシステムを示す図、第３図は従来の
スキャンパス方式を示す図、第４図はマルチプレクサ３
０〜３３の動作論理を示す図である。 主要部分の符号の説明 ８．１０，１１゜ １３゜ ９、 ２０゜ ２３゜ ５．１６゜ ３１、．３２゜ ４゜ １４・・・・・・組合せ回路 ２１゜ ２４・・・・・・Ｆ／Ｆ回路 ３０゜ ３３・・・・・・マルチプレクサ １２・・・・・・出力端子 ６・・・・・・デコーダ
一実施例を適用するシステムを示す図、第３図は従来の
スキャンパス方式を示す図、第４図はマルチプレクサ３
０〜３３の動作論理を示す図である。 主要部分の符号の説明 ８．１０，１１゜ １３゜ ９、 ２０゜ ２３゜ ５．１６゜ ３１、．３２゜ ４゜ １４・・・・・・組合せ回路 ２１゜ ２４・・・・・・Ｆ／Ｆ回路 ３０゜ ３３・・・・・・マルチプレクサ １２・・・・・・出力端子 ６・・・・・・デコーダ
Claims (1)
- （１）大規模集積回路内部のフリップフロップ回路を接
続したフリップフロップ群を備え、これらフリップフロ
ップ群のうち任意の１つのフリップフロップからの信号
を、複数のマルチプレクサを接続した伝送路を介して伝
送し、大規模集積回路の外部に出力することを特徴とす
る大規模集積回路のテスト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2090646A JPH03289573A (ja) | 1990-04-05 | 1990-04-05 | 大規模集積回路のテスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2090646A JPH03289573A (ja) | 1990-04-05 | 1990-04-05 | 大規模集積回路のテスト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03289573A true JPH03289573A (ja) | 1991-12-19 |
Family
ID=14004274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2090646A Pending JPH03289573A (ja) | 1990-04-05 | 1990-04-05 | 大規模集積回路のテスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03289573A (ja) |
-
1990
- 1990-04-05 JP JP2090646A patent/JPH03289573A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4710927A (en) | Diagnostic circuit | |
| US5574731A (en) | Set/reset scan flip-flops | |
| US5457698A (en) | Test circuit having a plurality of scan latch circuits | |
| US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
| US5319646A (en) | Boundary-scan output cell with non-critical enable path | |
| US4910734A (en) | Intergrated circuit having testing function circuit and control circuit therefor | |
| KR100413763B1 (ko) | 탭드 코아 선택회로를 구비하는 반도체 집적회로 | |
| JPH05302961A (ja) | Ｌｓｉに於けるテスト信号出力回路 | |
| US5465257A (en) | Test signal output circuit in LSI | |
| JPH03289573A (ja) | 大規模集積回路のテスト方式 | |
| JP2001165999A (ja) | 半導体集積回路およびこれを用いた半導体集積回路装置 | |
| JPH07198790A (ja) | 半導体集積論理回路及びネットリスト変換方式 | |
| US5917832A (en) | Self-test circuit and method utilizing interlaced scanning for testing a semiconductor memory device | |
| JP2849007B2 (ja) | 半導体集積回路 | |
| JP3251748B2 (ja) | 半導体集積回路 | |
| JPS6077518A (ja) | 集積回路 | |
| JPS6018927A (ja) | 半導体集積回路 | |
| JPH0358143A (ja) | Ｌｓｉのスキャンイン／スキャンアウト論理回路 | |
| JP2508427B2 (ja) | Ｉｃ回路 | |
| JPH0690265B2 (ja) | テスト回路 | |
| KR20010108796A (ko) | 내장된 코아 회로부를 테스트하기 위한 쉬프트 레지스터체인 회로부를 구비한 시스템-온 칩 | |
| JPH06201794A (ja) | 半導体装置のテスト回路 | |
| JPH09281186A (ja) | 遅延時間特性測定回路 | |
| JP2543119B2 (ja) | 論理回路のテスト方法 | |
| JP3236235B2 (ja) | トグルフリップフロップ |