JPH03286244A

JPH03286244A - 信号処理装置

Info

Publication number: JPH03286244A
Application number: JP8619390A
Authority: JP
Inventors: Kiyoshi Hoshino; 潔星野; Masahiro Yamada; 雅弘山田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-03-30
Filing date: 1990-03-30
Publication date: 1991-12-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、ディジタル信号処理を行なう汎用プロセッサ
複数個から構成される、テレビジョン信号処理を目的と
したマルチプロセッサ方式の信号処理装置に関し、特に
複数のプロセッサ間のデータの転送を迅速に行なうもの
である。

（従来の技術）近年、半導体技術の発展にともない、現行方式のテレビ
ジョン画像の信号処理をディジタル化する開発が盛んに
行なわれている。信号処理をディジタル化することによ
り、変復調やフィルタリングなどの信号処理を安定して
行える。また、ラインメモリ、フレームメモリを用いて
正確な時間遅延を容易に得ることが可能となるため、フ
レームメモリを用いたＹ／Ｃ分離や走査線補間を行って
、画像の高画質化を実現することができる。

しかし、信号処理が複雑で大規模になるに従い、特定の
信号処理ごとにハードウェアを開発することは、コスト
がかかるうえに、開発期間も長くなるという問題が生じ
ている。

そこで、ＴＶ信号のディジタル処理を、マイクロプログ
ラムによってソフトウェア的に制御される基本演算器（
演算エレメント）で行なうことが考えられている。（文
献「リアルタイム画像処理、日経マグロウヒル社」）。

ハードウェアは規格化された演算エレメント（以下ＰＥ
と略す）を用い、処理内容はソフトウェアによって規定
する。したがって、処理を変更づる場合には、ソフトウ
ェアを変更するだけでよく、同一のハードウェアを多く
の異なる目的に使用できる。映像信号だけでなく、音声
信号処理の場合もまったく同様に考えることができ、ソ
フトウェア制御によって、同一のハードウェア（ＰＥ）
を用いて異なる音声信号処理を実現している。ところが
、映像信号は音声信号と比較して帯域が広いため、音声
信号処理のように簡単には実現できない。例えばＮＴＳ
Ｃ信号の場合、４　ｆｓｃ（１４、３ＭＨｚ　）で標本
化されるから、各画素あたりの処理は７Ｑｎｓ以内に行
なう必要がある。上記文献によれば、Ｙ／Ｃ分岨分路分
路回路信号処理回路和演算回路は約６０回路あるので６
０Ｘ１４．３＝８５８ＭＯＰＳ　（１秒間に８５８Ｘ１
０”回の演Ｉｌ）という非常に高速な計算が必要になる
。したがって、ＴＶ信号をＰＥで構成する場合には、複
数のＰＥを用いて処理の高速化を図ることが不可欠であ
る。

複数のＰＥを用いた演算装置の一方式として、各画素に
１つのＰＥを割り当てて、並列的に処理する方法がある
。しかしこの方法は、ＰＥの数が多くハードウェアが大
規模になるという問題点がある。例えば、ＮＴＳＣ方式
の場合、９１０Ｘ２６２．５＝２３８８７５個のＰＥが
必要となる。

この問題を解決するために、画像の二次元構造を利用し
て、各水平位置に１つのＰＥを割り当てる方法がある。

例えば、ＮＴＳＣ信号を４　ｆｓｃで標本化した場合、
１走査線の画素数は９１０個であるから、９１０個のＰ
Ｅを１列に並べて１走査線上の画素に割り当てる。その
様子を第４図に示す。

入力端子２１から入力された映像信号は、９１０段の入
力シフトレジスタ２２によってシリアルパラレル変換さ
れて、各ＰＥ２３に供給される。それぞれのＰＥ２３は
同時刻に同じ動作を行ない、走査線単位で並列処理を行
なうことで高速化を図る。処理後の信号は、９１０段の
出力シフトレジスタ２４によってパラレルシリアル変換
されて出力される。

ところで、映像信号処理は、水平のフィルタリング等の
ように近傍の画素間の演算が多いので、近傍画素のデー
タ通信を効率よくできることが大切である。ＰＥが近傍
画素データの演算を効率よく処理できないと、並列処理
することによる高速化が十分に達成されない。従って、
プロセッサ間のデータ通信の方法が、並列処理装置の処
理性能を大きく左右づることになる。

従来の並列処理装置における一般的なＰＥ間通信方式を
第５図（ａ）　、　（ｂ）　、　（ｃ）に示す。

第５図（ａ）はＰＥ間の接続を示している。３１〜３３
はＰＥ１３４〜３６は８人カー８出力のバス手段を示し
ている。各ＰＥ３１〜３３は、７本のバスラインによっ
てバス手段３４〜３６を介して接続されており、バス手
段３４〜３６がバスラインを任意に接続してＰＥ間の信
号転送を実現する。３７〜３９はバス手段３４〜３６を
制御する制御信号である。

バス手段３４〜３６は、第５図（ｂ）に示すように、総
計２０個の２×２スイツチ４０〜５９にて構成されてい
る。各２×２スイツチ４０〜５９は、第５図（Ｃ）に示
すよう直通、交換の２つの動作に切換えが可能である。

２×２スイツチ４０〜５９のうち、４４，４５．４８．
４９，５２．５３と４６．４７，５０．５１．５４．５
５の各６４４７）２×２スイツチは、それぞれ４×４ス
イツチ６０゜６１を構成している。これら４×４スイツ
チ６０゜６１に対し、入力側となる２×２スイツチ４０
〜４３は、パラレルに配列され、８つの入力を入力し、
それぞれ８つの出力を変換接続を介して上記４×４スイ
ッチ６０．６１に導いている。出力側となる２×２スイ
ツチ５６〜５９は、各４Ｘ４スイツチ６０．６１からの
８つの出力を変換接続を介して入力し、８つの出力を導
出している。これにより８つの入力を任意の出力端より
出力することができる８×８スイツチが得られる。

上記バス手段は２×２スイツチ２０ｍからなるから、２
０ｂｉｔのＩＩＩＷＪ信号が必要となる。第５図（ａ）
におけるバス手段３４〜３６の内部では、それぞれスイ
ッッチの接続が異なるから、結合部の制御信号は、２０
ＸＭ　（Ｍ　：バス手段の数）だけ必要となる。一般に
ＮＸＮのバス手段では、入力側から出力側にいたる２×
２スイツチの段数は２ｊ２００２Ｎ−１、全２×２スイ
ツチ数はＮ（２１ｉ００２Ｎ−１）／２、必要な＃１１
１１信号はＭＸＮ（２ｊｌ！０ｇ２Ｎ　−１）／２ｂ　
ｉ　ｔとなる。このような構成でＰＥ間の通信を行なう
と、構成が複雑で回路規模も大きくなり、又制御も複雑
になる。

（発明が解決しようとする問題点）走査線単位で画素をＰＥに割り当てて並列処理を行なう
方法では、Ｐ−Ｅ間のデータ転送をいかに効率よく行な
うかが、高速化の鍵になる。従来の方法では、バス手段
の段数が増えて構成が複雑になり、しかも、ＩＩＩ御信
号のビット数も多くなるから、回路規模が大きく制御も
複雑になるという問題点があった。

本発明はＰＥ間のデータ転送、特に隣接バスラインを介
してのデータ転送を効率良く行うようにした信号処理装
置の提供を目的とする。

［発明の構成］（課題を解決りるための手段〉この発明は、処理される信号の数に対応したＮ個の演算
エレメント及びＮ本のバスラインと、これらＮ個の演算
エレメントからの出力信号を対応する前′記バスライン
に導出可能とする第１のバス手段と、１つのバスライン
を中心として当該バスライン及び両隣各ｍ本のバスライ
ン上の信号を入力し、これら入力信号をいずれかの組み
合わせで選択的に出力して対応する１つの演算エレメン
トに入力可能とする第２のバス手段とを設けている。

（作用）このような構成によれば、ｉ番目の演算エレメントから
の出力信号を導くｉ番目のバスラインは、両隣ｍ本のバ
スラインからの信号を必要な組み合わせでｉ番目の演算
エレメントに入力可能になり、例えば画像処理における
隣接画素間演算のためのデータ転送を迅速化することが
できる。

（実施例）以下、この発明を図示の実施例によって詳細に説明する
。

第１図はこの発明に係る信号処理装置の一実施例を示す
構成図である。

第１図において、演算プロセッサ１００〜１０２はＴＶ
信号における１水平走査線のＮ個の画素に割り当てられ
たＮ個の演算プロセッサのうちｍ〜ｍ＋２の３個を示す
。バスライン２００〜２０８は、上記Ｎ個の画素に割り
当てられたＮ本のバスラインのうち、ｍ−３〜ｍ＋５の
９本を示す。１０４〜１０６は、それぞれ上記演算プロ
セッサ１００〜１０２に対応して設けられた信号結合手
段である。

上記信号結合手段は、２つのバス機能を有している。第
１の機能は、演算プロセッサ１００〜１０２からの出力
信号をそれぞれ対応するｍ−ｍ＋２のバスライン２０５
〜２０３に入力可能とづるバス機能である。第２の機能
は、演算プロセッサ１００に関しては、バスライン２０
２〜２０８上の信号を入力し、これら入力信号をいずれ
かの組み合わせで選択的に出力して演算エレメント１０
０に入力可能とするバス機能である。これらバスライン
２０２〜２０８のうちわけは、演算プロセッサ１００と
対応したｍ番目のバスライン２０５を中心に、このｍバ
スライン２０５と両隣３本のバスライン２０８〜２０６
及び２０４〜２０２の合計７本である。本実施例では、
上記入力信号のいずれかを組み合わせ出力する手段とし
てマルチプレクサ１０７を有している。演算プロセッサ
１０１、１０２についても、それぞれマルチプレクサ１
０８、１０９を有し、マルチプレクサ１０８は、演算プ
ロセッサ１０１に対応するｍ＋１バスライン２０４を中
心に、該バスライン２０４と、ｍ−２〜ｍバスライン２
０７〜２０５及びｍ＋２〜ｍ＋４バスライン２０３〜２
０１を入力し、マルチプレクサ１０９は、演算プロセッ
サ１０２に対応するｍ＋２バスライン２０３を中心に、
該バスライン２０３と、ｍ−４〜ｍ＋１バスライン２０
６〜２０４及びｍ＋３〜ｍ＋５バスライン２０２〜２０
０を入力している。そして、これらマルチプレクサ１０
７〜１０９は、それぞれ端子１０３からの共通の制御信
号にていずれの組み合わせで出力信号を選択出力するか
を制御される。

実施例は以上のように構成される。

上記構成により、例えば両隣画素間の演算を行う場合、
各演算プロセッサ１００〜１０２は、第２図及び第３図
に示すように、隣接プロセッサからの信号を受は取る。

第２図は左隣からの信号を受けとる場合を示し、第３図
は右隣からの信号を受けとる場合を示す。すなわち、第
２図において、ｍ番目の演算プロセッサ１００は、ｍ−
ｙ１番目のバスライン２０６上の信号をマルチプレクサ
１０７を介して入力し、ｍ＋１番目の演算プロセッサ１
０１は、ｍ番目のバスライン２０５上に導かれる演算プ
ロセッサ１００からの信号をマルチプレクサ１０８を介
して入力し、ｍ−＋−１番目の演算プロセッサ１０２は
、ｍ＋１番目のバスライン２０４上に導かれる演算プロ
セッサ１０１からの信号をマルチプレクサ１０９を介し
て入力する。また、第３図において、ｍ千２番目の演算
プロセッサ１０２は、ｍ＋３番目のバスライン２０２上
の信号をマルチプレクサ１０９を介して入力し、ｍ＋１
番目の演算プロセッサ１０１は、ｍ＋２番目のバスライ
ン２０３上に導かれる演算プロセッサ１０２からの信号
をマルチプレクサ１０８を介して入力し、ｍ番目の演算
プロセッサ１００は、ｍ＋１番目のバスライン２０４上
に導かれる演算プロセッサ１０１からの信号をマルチプ
レクサ１０７を介して入力する。これら第２図及び第３
図の信号転送はそれぞれバスの競合を生じることなく同
時に行われ、これにより各演算プロセッサ１００〜１０
２は、それぞれ隣接画素に対応した演算プロセッサから
の出力信号を受けとることになる。しかも、上記信号転
送は各マルチプレクサ１０７〜１０９に注目すると、各
共通の入力端子からの信号を出力とて選択しているので
、端子１０３に供給する制御信号は各マルチプレクサ１
０７〜１０９共通に与えればよく、従来のように、２×
２スイツチの状態をスイッチごとそれぞれ切替える制御
信号を生成する必要がない。

上記の転送過程は、各演算プロセッサがそれぞれ左右１
つ隣の演算プロセッサからの信号を受は取ったのである
が、実施例の場合、マルチプレクサが７つの入力を有し
ているので、左右３つの隣接画素に関する任意信号を入
力することができる。

一般に、Ｍ入力のマルチプレクサを用いた場合、左右（
Ｍ−１）／２の範囲のデータの転送が可能である。また
、制御信号のビットは、ｊ　０Ｉ７２　Ｎビットで済む
。

［発明の効果］以上述べたようにこの発明によれば、画像信号処理のよ
うに１走査線分の画素に対応した演算エレメントで、隣
接画素間の演算を行う場合に、長ビットの制御信号を発
生することなく、各演算エレメントが所望データを授受
でき、バス構造も簡単になるという利点がある。

【図面の簡単な説明】

第１図は本発明に係る信号処理装置の一実施例を示す構
成図、第２図及び第３図は上記実施例の動作を説明する
動作説明図、第４図は本発明を適用するシステムの一例
を示す構成図、第５図は従来の信号転送方法を説明する
回路構成図である。１００〜１０２・・・演算プロセッサ、１０４〜１０６
・・・バス手段、１０７〜１０９・・・マルチプレクサ
、２００〜２０８・・・バスラインロ０寸 ψ ト

Claims

【特許請求の範囲】処理される信号の数に対応したＮ個の演算エレメント及
びＮ本のバスラインと、これらＮ個の演算エレメントからの出力信号を対応する
前記バスラインに導出可能とする第１のバス手段と、１つのバスラインを中心として当該バスライン及び両隣
各ｎ本のバスライン上の信号を入力し、これら入力信号
をいずれかの組み合わせで選択的に出力して対応する１
つの演算エレメントに入力可能とする第２のバス手段と
を具備することを特徴とする信号処理装置。但し、Ｎは任意の整数、ｎはＮより小さい整数。