JPH03280432A - バイポーラトランジスタ - Google Patents

バイポーラトランジスタ

Info

Publication number
JPH03280432A
JPH03280432A JP7992490A JP7992490A JPH03280432A JP H03280432 A JPH03280432 A JP H03280432A JP 7992490 A JP7992490 A JP 7992490A JP 7992490 A JP7992490 A JP 7992490A JP H03280432 A JPH03280432 A JP H03280432A
Authority
JP
Japan
Prior art keywords
region
collector
type
base
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7992490A
Other languages
English (en)
Inventor
Saburo Yanase
簗瀬 三郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP7992490A priority Critical patent/JPH03280432A/ja
Publication of JPH03280432A publication Critical patent/JPH03280432A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体集積回路装置に形成されるバイポーラト
ランジスタに関し、特に、高速動作に好適のバイポーラ
トランジスタに関する。
[従来の技術] 従来、バイポーラ集積回路において、高速バイポーラN
PN)ランジスタは高域遮断周波数ftが高(、消費電
力を低減でき、高集積化が可能であるという優れた特長
を有している。このため、このようなNPN)ランジス
タは産業用又は民生用の半導体集積回路装置(IC)に
広く使用されている。
第3図は従来のNPN)ランジスタを示す断面図である
第3図に示すように、P−型半導体基板1の表面にはN
型埋込層2が選択的に形成され、このN型埋込層2を含
むP−型半導体基板1の上にはN−型エピタキシャル層
3が形成されている。N型埋込層2の直上域のN−型エ
ピタキシャル層3の表面の適所にはN型埋込層2に達す
るN+型コレクタ領域4が選択的に形成されている。ま
た、N型埋込層2の直上域のN−型エピタキシャル層3
の表面であって、コレクタ領域4から適長間隔をおいて
離隔した位置には相互に離隔した2つのP+型ベースコ
ンタクト領域5が選択的に形成されている。このP+型
ベースコンタクト領域5を含むN−型エピタキシャル層
3の表面にはP型ベース領域6が選択的に形成されてい
る。更に、このN−型エピタキシャル層3の上には絶縁
膜7が形成されていて、この絶縁膜7はP型ベース領域
6上及びN゛型コレクタ領域4上の部分が選択的に除去
され、この露出した部分のP型ベース領域6上及びN+
型コレクタ領域4上にLPCVD (減圧化学的気相成
長)法により夫々N゛型多結晶シリコン膜9a、9bが
選択的に形成されている。
そして、このN1型多結晶シリコン膜9a、9bから不
純物を拡散してP型ベース領域6及びN+型コレクタ領
域4の表面に夫々N+型エミッタ領域8a及びN1型コ
レクタコンタクト領域8bが形成されている。また p
 +型ベースコンタクト領域5上の絶縁膜7を選択的に
除去した後に、このP”型ベースコンタクト領域5上に
ベース電極11を形成すると共に、N+型多結晶シリコ
ン膜9 a +  9 b上に夫々エミッタ電極10及
びコレクタ電極12を形成しである。
このように構成されるNPN )ランジスタにおいては
、コレクタ電極12とN1型コレクタコンタクト領域8
bとをN+型多結晶シリコン膜9bを介して接続するこ
とにより、コレクタ飽和電圧VCE (sat )を低
減して、大電流の高域遮断周波数fTが低下することを
抑制しようとしている。
[発明が解決しようとする課題] しかしながら、上述した従来のNPNトランジスタにお
いては、N“型エミッタ領域8a及びN+型コレクタコ
ンタクト領域8bを形成するために、P型ベース領域6
上及びN″″型コレクタ領域4上の絶縁膜7を選択的に
除去した後、LPCVD法によりN+型多結晶シリコン
膜9 a +  9 bを同時に形成する。このため、
LPCVDの成長炉内にP−型半導体基板1を装入する
際に、前記成長炉内に周囲の大気が巻き込まれると、P
−型半導体基板1の表面に露出するシリコンが酸化され
てしまう。特に、この場合、N+型フレクタ領域4の表
面が酸化されて膜厚が数10人の酸化膜が形成される。
そうすると、N′″型コレクタコンタクト領域8bとN
+型多結晶ンノリン膜9bとの間に酸化膜が介在してコ
レクタのコンタクト抵抗が増加するので、コレクタ飽和
電圧V。H(sat)が大きくなり、大電流の高域遮断
周波数f7が低下してトランジスタの特性が著しく劣化
するという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
コレクタのコンタクト抵抗が増加することを防止でき、
安定したコレクタ飽和電圧を得ることができ、大電流の
高域遮断周波数の低下を防止できるバイポーラトランジ
スタを提供することを目的とする。
[課題を解決するための手段] 本発明に係るバイポーラトランジスタは、第1導電型の
半導体基板の表面に選択的に形成された第2導電型の埋
込層と、前記半導体基板の上に形成された第2導電型の
エピタキシャル層と、このエピタキシヤル層の表面に選
択的に形成され前記埋込層に達する第2導電型のコレク
タ領域と、前記エピタキシヤル層の表面に選択的に形成
された第1導電型のベースコンタクト領域と、このベー
スコンタクト領域を含む前記エピタキシヤル層の表面に
選択的に形成され前記ベースコンタクト領域よりも不純
物濃度か低い第1導電型のベース領域と、前記エピタキ
シャル層の上に形成された絶縁膜と、前記ベース領域上
の前記絶縁膜を選択的に除去した後に前記ベース領域に
接触して形成された第2導電型の多結晶シリコン膜と、
この多結晶シリコン膜から前記ベース領域の表面に不純
物を拡散して形成された第2導電型のエミッタ領域と、
前記コレクタ領域上及び前記ベースコンタクト領域上の
前記絶縁膜を選択的に除去した後に前記コレクタ・領域
、前記ベースコンタクト領域及び前記多結晶シリコン膜
に接触してパターン形成された複数個の電極とを有する
ことを特徴とする。
[作用] 本発明においては、第2導電型のエミッタ領域と、第1
導電型のベース領域及びベースコンタクト領域と、第2
導電型のエピタキシャル層、埋込層及びコレクタ領域と
からなるトランジスタが構成されていて、前記エミッタ
領域はベース領域上の絶縁膜を選択的に除去した後に前
記ベース領域上に形成した第2導電型の多結晶シリコン
膜から前記ベース領域の表面に不純物を拡散して形成さ
れている。一方、コレクタ領域上及び前記ベースコンタ
クト領域上の絶縁膜を選択的に除去した後にコレクタ電
極、ベース電極及びエミッタ電極が形成されており、前
記コレクタ領域と前記コレクタ電極とは直接接続されて
いる。このため、LPCVD法により前記ベース領域上
に多結晶シリコン膜を形成しても、このとき、前記コレ
クタ領域の表面は前記絶縁膜により被覆されているため
酸化されることはない。従って、前記コレクタ領域と前
記コレクタ電極との間のコンタクト抵抗が増加すること
を防止できるので、安定したコレクタ飽和電圧を得るこ
とができ、゛大電流の高域遮断周波数が低下することを
防止できる。
[実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。
第1図は本発明の第1の実施例に係るNPNトランジス
タを示す断面図である。第1図において第3図と同一物
には同一符号を付してその部分の詳細な説明は省略する
第1図に示すように、N+型コレクタ領域4上にはコレ
クタ電極12が直接形成されている。そして、第3図に
おけるN+型コレクタコンタクト領域8b及びN′″型
多結晶シリコン膜9bは形成されていない。
次に、このように構成されるNPN)ランジスタの製造
方法について説明する。
先ず、不純物濃度が1014乃至1011018aであ
るP−型半導体基板1土に例えば回転塗布(スピンオン
)法によりアンチモンの酸化物を選択的に被着し、この
酸化物層からP−型半導体基板1の表面に不純物を拡散
させてシート抵抗ρ8が20乃至30Ω/口であるN型
埋込層2を形成する。そして、このN型埋込層2を含む
P−型半導体基板1の上に不純物濃度カ月014乃至1
0”am−’であるN−型エピタキシヤル層3を形成す
る。
次に、N型埋込層2の直上域のN−型エピタキシャル層
3の表面に例えばPoCノ。を選択的に拡散させて、シ
ート抵抗ρSカ月0乃至30Ω/口であるN″″型コレ
クタ領域4をN型埋込層2に到達するように形成する。
次に、N型埋込層2の直上域のN−型エピタキシャル層
3の表面にイオン注入法によりホウ素イオン(”B” 
)を選択的に注入してシート抵抗ρ5が50乃至250
Ω/口であるP1型ベースコンタクト領域5を形成する
。次いで、このP+型ベースコンタクト領域5を包含す
るN−型エピタキシャル層3の表面にイオン注入法によ
りホウ素イオン(”B” )を選択的に注入して、深さ
が0.4乃至0.6μmであり、シート抵抗ρ5が50
0乃至2000Ω/口であるP型ベース領域6を形成す
る。
次に、N−型エピタキシャル層3の上に絶縁膜7を形成
する。そして、P型ベース領域6上の絶縁膜7を選択的
にエツチング除去してその部分のP型ベース領域6を露
出させた後に、LPCVD法によりP−型半導体基板1
の全面に厚さ力月000乃至3000人である多結晶シ
リコン膜を堆積させる。
次いで、この多結晶シリコン膜にイオン注入法によりヒ
素イオン(”As”)を注入し、更にこのN3型の多結
晶シリコン膜からP型ベース領域6の表面に不純物を拡
散させて、P型ベース領域6の表面にP+型ベースコン
タクト領域5から離隔するN+型エミッタ領域8aを形
成する。その後、前記N+型多結晶シリコン膜をパター
ニングしてN+型多結晶シリコン膜9aを形成する。
次に、N+型コレクタ領域4及びP+型ベースコンタク
ト領域5上の絶縁膜7を選択的にエツチング除去した後
に、N+型コレクタ領域4、P+型ベースコンタクト領
域5及びN+型多結晶シリコン膜9a上に夫々コレクタ
電極12、ベース電極11及びエミッタ電極10を選択
的にパターン形成する。
本実施例によれば、LPCVD法により多結晶シリコン
膜(N+型多結晶シリコン膜9a)を堆積させる工程に
おいては N +型コレクタ領域4は絶縁膜7により被
覆されている。このように酸化されやすいN+型コレク
タ領域4が絶縁膜7により被覆されているため、LPC
vDの成長炉内にP−型半導体基板1を装入する際、こ
の成長炉内に周囲の大気が巻き込まれても、N1型コレ
クタ領域4が酸化されることはない。そして、コレクタ
電極12はN+型コレクタ領域4上に多結晶シリコン膜
を介さずに直接形成されるから N +型コレクタ領域
4とコレクタ電極12との間のコンタクト抵抗が増加す
ることを防止できる。従って、安定したコレクタ飽和電
圧V。H(sat)を得ることができ、大電流の高域遮
断周波数fTが低下することを防止できる。
なお、本実施例においては、N+型コレクタ領域4の不
純物濃度が十分に大きいため、コレクタのシリーズ抵抗
が増加することはない。
第2図は本発明の第2の実施例に係るNPN)ランジス
タを示す断面図である。第2図において第1図と同一物
には同一符号を付してその部分の詳細な説明は省略する
第2図に示すように、N−型エピタキンヤル層3の上に
絶縁膜7を形成し、P型ベース領域6上の絶縁膜7を選
択的にエツチング除去した後に、このP−型半導体基板
1の全面に多結晶シリコン膜を堆積させる。そして、こ
の多結晶シリコン膜をパターニングしてP型ベース領域
θ上に前記多結晶7リコン膜を残留させた後に、N゛型
フレクタ領域4上の絶縁膜7を選択的にエツチング除去
する。次いで、前記多結晶シリコン膜の表面及びN”型
コレクタ領域4の表面にイオン注入法によりヒ素イオン
(”As”)を注入することにより、夫々N+型多結晶
シリコン膜9a及びN′″型コレクタコンタクト領域8
bを形成する。その後、P1型ベースコンタクト領域5
、N+型コレクタコンタクト領域8b及びN+型多結晶
シリコン膜9a上に夫々ベース電極11、コレクタ電極
12及びエミッタ電極1oを選択的にパターン形成する
本実施例においても、LPCVD法により多結晶シリコ
ン膜(N”型多結晶シリコン膜9a)を堆積させる工程
において N +型コレクタ領域4は絶縁膜7により被
覆されているため、N″″型コレクタ領域4の表面が酸
化されることはない。
そして、コレクタ電極12はN1型コレクタ領域4の表
面に形成されたN゛型コレクタコンタクト領域8b上に
多結晶シリコン膜を介さずに直接形成されるから N 
+型コレクタ領域4とコレクタ電極12との間のコンタ
クト抵抗を低減することができる。従って、安定したコ
レクタ飽和電圧VCE (sat )を得ることができ
、大電流の高域遮断周波数fアが低下することを防止で
きる。
[発明の効果] 以上説明したように本発明によれば、エミッタ領域はベ
ース領域上の絶縁膜を選択的に除去した後に前記ベース
領域上に形成した第2導電型の多結晶シリコン膜から前
記ベース領域の表面に不純物を拡散して形成され、コレ
クタ電極はコレクタ領域上の絶縁膜を選択的に除去した
後に前記コレクタ領域上に直接形成されているから、L
PCVD法により前記ベース領域上に多結晶シリコン膜
を形成しても、前記コレクタ領域の表面は前記絶縁膜に
より被覆されているため酸化されることがない。従って
、コレクタのコンタクト抵抗が増加することを防止でき
るので、安定したコレクタ飽和電圧を得ることかでき、
大電流の高域遮断周波数が低下することを防止できる。
【図面の簡単な説明】
第1図は本発明の第1の実施例に係るNPN トランジ
スタを示す断面図、第2図は本発明の第2の実施例に係
るNPN トランジスタを示す断面図、第3図は従来の
バイポーラトランジスタを示す断面図である。 tap−型半導体基板、2;N型埋込層、3;N−型エ
ピタキシャル層、4;N”型コレクタ領域、5;P”型
ベースコンタクト領域、6;P型ベース領域、7;絶縁
膜、8 a ; N”型エミッタ領域、8b;N+型コ
レクタコンタクト領域、9a、9b;N+型多結晶シリ
コン膜、10;エミッタ電極、11;ベース電極、12
;コレクタ電極

Claims (1)

    【特許請求の範囲】
  1. (1)第1導電型の半導体基板の表面に選択的に形成さ
    れた第2導電型の埋込層と、前記半導体基板の上に形成
    された第2導電型のエピタキシャル層と、このエピタキ
    シャル層の表面に選択的に形成され前記埋込層に達する
    第2導電型のコレクタ領域と、前記エピタキシャル層の
    表面に選択的に形成された第1導電型のベースコンタク
    ト領域と、このベースコンタクト領域を含む前記エピタ
    キシャル層の表面に選択的に形成され前記ベースコンタ
    クト領域よりも不純物濃度が低い第1導電型のベース領
    域と、前記エピタキシャル層の上に形成された絶縁膜と
    、前記ベース領域上の前記絶縁膜を選択的に除去した後
    に前記ベース領域に接触して形成された第2導電型の多
    結晶シリコン膜と、この多結晶シリコン膜から前記ベー
    ス領域の表面に不純物を拡散して形成された第2導電型
    のエミッタ領域と、前記コレクタ領域上及び前記ベース
    コンタクト領域上の前記絶縁膜を選択的に除去した後に
    前記コレクタ領域、前記ベースコンタクト領域及び前記
    多結晶シリコン膜に接触してパターン形成された複数個
    の電極とを有することを特徴とするバイポーラトランジ
    スタ。
JP7992490A 1990-03-28 1990-03-28 バイポーラトランジスタ Pending JPH03280432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7992490A JPH03280432A (ja) 1990-03-28 1990-03-28 バイポーラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7992490A JPH03280432A (ja) 1990-03-28 1990-03-28 バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
JPH03280432A true JPH03280432A (ja) 1991-12-11

Family

ID=13703856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7992490A Pending JPH03280432A (ja) 1990-03-28 1990-03-28 バイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JPH03280432A (ja)

Similar Documents

Publication Publication Date Title
JPS6322070B2 (ja)
KR900005123B1 (ko) 바이폴라 트랜지스터의 제조방법
JP3905929B2 (ja) 半導体装置
US4224631A (en) Semiconductor voltage reference device
US4144106A (en) Manufacture of an I2 device utilizing staged selective diffusion thru a polycrystalline mask
JPH03280432A (ja) バイポーラトランジスタ
JPH03190139A (ja) 半導体集積回路装置
JP3703427B2 (ja) Mos電界効果トランジスタ
KR910009740B1 (ko) 산화막을 이용하여 자기 정합된 바이폴라 트랜지스터의 제조방법
JP2000294563A (ja) ラテラルバイポーラトランジスタ
SE501218C2 (sv) Lateral bipolär transistor med variabel basvidd och ett förfarande för styrning av basvidden
KR940006674B1 (ko) 반도체 장치 및 그 제조방법
KR940005448B1 (ko) 바이폴라 npn트랜지스터 제조방법 및 구조
JPH05109748A (ja) 半導体装置およびその製造方法
JPH05109745A (ja) 半導体装置
JPH01187868A (ja) 半導体装置
JPH02189927A (ja) 半導体装置
JPH01130553A (ja) 半導体集積回路の製造方法
JP2002222938A (ja) 半導体装置
WO2005057661A1 (ja) 半導体素子とその製造方法
JPH0322440A (ja) 半導体装置の製造方法
JPH0479334A (ja) 半導体装置およびその製造方法
JPH01133346A (ja) 半導体集積回路の製造方法
JPH08111421A (ja) 半導体装置
JPH05144830A (ja) 半導体装置