JPH03273811A - リレー異常検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 リレーが搭載されているパネルのリレー異常検出方式に
関し、 リレーの異常動作を検出するリレー異常検出方式を提供
することを目的とし、 （１）“Ｈ”又は“Ｌ”レベルの入力制御信号により第
１のリレーの接点をオン又はオフするリレー駆動回路を
有する回路において、リレー駆動回路に加えられる入力
制御信号によりオン又はオフする第２のリレーの接点と
、入力制御信号と第２のリレーの接点の他端の信号とか
ら、リレー駆動回路又は第１及び第２のリレーの接点の
故障の発生を検出する故障検出手段とを設け、リレー駆
動回路又は第１及び第２のリレーの接点の故障の発生を
検出するように構成する、 又、（２）”Ｈ”又は“ビレベルの入力制御信号により
第１のリレーの接点をオン又はオフするリレー駆動回路
を有する回路において、リレー駆動回路に加えられる入
力制御信号によりオン又はオフする第２のリレーの接点
と、入力制御信号と第２のリレーの接点の他端の信号と
から、リレー駆動回路又は第１及び第２のリレーの接点
の故障の発生を検出する故障検出手段と、故障検出手段
の出力に接続され、第１及び第２のリレーの接点のオン
又はオフの動作が有限時間であることにより発生する誤
動作出力を防止する誤動作防止手段とを設け、リレー駆
動回路又は第１及び第２のリレーの接点の故障の発生を
検出するように構成する。

〔産業上の利用分野〕

本発明は、リレーが搭載されているパネルのリレー異常
検出方式に関するものである。

最近、顧客からの要望により、主信号のみならず警報、
制御系のパネル、（例えばＴＴＬの入力信号（“Ｈ”又
は“Ｌ”レベル）をリレーを用いて地気（アース）及び
オーブンの信号に変換して、後段の回路に伝送する回路
）に対しても異常動作を検出して、ランプ表示等により
パッケージの異常を保守者に対して通知する必要が生じ
ている。

このため、上記回路においてリレーの異常動作を検出す
るリレー異常検出方式が要望されている。

［従来の技術］ 第２０回は一例のリレーが搭載されているパネルの回路
を示す図である。

従来は、第２０図に示すようなリレーが搭載されている
パネルの回路において、入力制御信号が“Ｈルベルの時
にはインバータ１によりＬ”レベルに変換された信号が
リレー駆動回路２に加えられるため、リレー駆動回路２
のコイルに電流が流れ例えばオフであったリレーの接点
３をオンにする。そして後段の回路（図示しない）に設
けられたブザーを鳴らし、あるいはＬＥＤ等を点灯させ
て保守者等に知らせていた。

又、入力制御信号が“Ｌ”レベルの時にはインバータ１
により“Ｈ”レベルに変換された信号がリレー駆動回路
２に加えられるため、リレー駆動回路２のコイルには電
流が流れずリレーの接点３はオフのままである。この場
合には、後段の回路（図示しない）には信号を伝送しな
い。

しかし、上述したリレー駆動回路２又はリレーの接点３
が故障した時の、故障の発生を検出する回路技術は存在
しなかった。

〔発明が解決しようとする課題〕

上述したように従来は、リレーが搭載されているパネル
のリレー異常検出方式に関する技術は存在しなかった。

このため本発明の目的は、リレーの異常動作を検出する
リレー異常検出方式を提供することにある。

〔課題を解決するための手段〕

上記問題点は第１図乃至第４図に示す回路の構成によっ
て解決される。

（１）第１図は第１の発明の原理図である。同図におい
て、 “Ｈ”又は“じレベルの入力制御信号により第１のリレ
ーの接点３００をオン又はオフするリレー駆動回路２０
０を有する回路において、 ４００はリレー駆動回路２００に加えられる入力制御信
号によりオン又はオフする第２のリレーの接点である。

６００は入力制御信号と第２のリレーの接点４００の一
端の信号とから、リレー駆動回路２００又は第１及び第
２のリレーの接点３００．４００の故障の発生を検出す
る故障検出手段である。そして、リレー駆動回路２００
又は第１及び第２のリレーの接点３００．４００の故障
の発生を検出するように構成する。

（２）第２図は第２の発明の原理図である。同図におい
て、 “Ｈ”又は”Ｌ”レベルの入力制御信号により第１のリ
レーの接点３００をオン又はオフするリレー駆動回路２
００を有する回路において、 ４００はリレー駆動回路２００に加えられる入力制御信
号によりオン又はオフする第２のリレーの接点である。

６００は入力制御信号と第２のリレーの接点４００の一
端の信号とから、リレー駆動回路２００又は第１及び第
２のリレーの接点３００．４００の故障の発生を検出す
る故障検出手段である。

７００は故障検出手段６００の出力に接続され、第１及
び第２のリレーの接点３００．４００のオン又はオフの
動作が有限時間であることにより発生する誤動作出力を
防止する誤動作防止手段７００である。

そして、リレー駆動回路２００又は第１及び第２のリレ
ーの接点３００．４００の故障の発生を検出するように
構成する。

（３）第３図は第３の発明の原理図である。同図におい
て、 前記特許請求の範囲第２項に記載の第２の発明の誤動作
防止手段７００として、 前記故障検出手段６００の出力に接続され、第１及び第
２のリレーの接点３００．４００のオン又はオフの動作
時間を超える一定時間入力信号を遅延させる遅延手段１
１０と、 故障検出手段６００及び該遅延手段１１０の出力をそれ
ぞれデータ端子及びクロック端子に入力し、前記誤動作
出力を防止するフリップフロップ回路１２０とを設け、 リレー駆動回路２００又は第１及び第２のリレーの接点
３００．４００の故障の発生を検出するように構成する
。

（４）第４図は第４の発明の原理図である。同図におい
て、 前記特許請求の範囲第２項に記載の第２の発明の誤動作
防止手段７００として、 前記故障検出手段６００の出力に接続され、入力制御信
号の変化時点から一定時間誤動作の出力をインヒビット
するインヒビット手段９００を設け、リレー駆動回路２
００又は第１及び第２のリレーの接点３００．４００の
故障の発生を検出するように構成する。

〔作　用〕

（１）第１の発明を示す第１図において、リレー駆動回
路２００に加えられる入力制御信号が例えば“Ｈ”レベ
ルのときリレー駆動回路２００に電流が流れ、第１及び
第２のリレーの接点３００．４００が正常時にはオンと
なるはずであるが、故障発生時にはオンとならない。

故障検出手段６００に入力制御信号と第２のリレーの接
点４００の一端の信号とを入力して、上記第１又は第２
のリレーの接点３００　、４００に故障が発生したこと
を検出する。

（２）次に、第２図に示す第２の発明は、第１図に示す
上記第１の発明の故障検出手段６００の出力に、誤動作
防止手段７００を付加した構成で表される。即ち、第１
図に示す回路構成においては、第１及び第２のリレーの
接点３００．４００のオン又はオフの動作が有限時間で
あることによる誤動作が発生するすることがある。この
誤動作出力を誤動作防止手段７００を付加することによ
り防止する。

上記誤動作防止手段７００を少し具体的に示した構成が
、第３図及び第４図にそれぞれ示す第３及び第４の発明
である。

（３）第３図に示す第３の発明は、前記誤動作防止手段
７００として、遅延手段１１０及びフリップフロップ回
路を設ける。即ち、遅延手段１１０において、第１及び
第２のリレーの接点３００．４０００オン又はオフの動
作時間を超える一定時間、故障検出手段６００からの入
力信号を遅延させる。

そして、故障検出手段６００及び遅延手段１１０の出力
をそれぞれフリップフロップ回路１２０のデータ端子及
びクロック端子に入力する。その結果、クロック端子に
遅延手段１１０の出力を入力した時点では、故障検出手
段６００からデータ端子に入力した信号は正常信号とな
っているため、誤動作出力を防止することができる。

（４）第４図に示す第４の発明は、前記誤動作防止手段
７００として、インヒビット手段９００を設ける。即ち
、インヒビット手段９００において、入力制御信号の変
化時点から一定時間誤動作の出力をインヒビットするよ
うにする。その間に、故障検出手段６００の出力信号は
正常信号となっているため、誤動作出力を防止すること
ができる。

その結果、リレーの異常動作を正確に検出することがで
きる。

〔実施例］ 第５図は第１の発明の基本回路の構成を示すブロック図
である。

第６図は第１の発明の基本回路（第５図）の動作を説明
するタイムチャートである。

第７図は第１の発明の基本回路の問題点を説明する図で
ある。

第８図は第３の発明の第１の実施例の回路の構成を示す
ブロック図である。

第１０図は第３の発明の第１の実施例の動作を説明する
タイムチャートである。

第１１図は第３の発明の第２の実施例の回路の構成を示
すブロック図である。

第１２図は第３の発明の第３の実施例の回路の構成を示
すブロック図である。

第１３図は第１２図に示す回路の動作を説明するタイム
チャートである。

第１４図は第３の発明の第４の実施例の回路の構成を示
すブロック図である。

第１５図は第３の発明の第４の実施例（第１４図）の動
作を説明するタイムチャートである。

第１６図は第４の発明の第１の実施例の回路の構成を示
すブロック図である。

第１７図は第４の発明の第１の実施例の動作を説明する
タイムチャートである。

第１８図は第４の発明の第２の実施例の回路の構成を示
すブロック図である。

第１９図は第４の発明の第２の実施例（第１８図）の動
作を説明するタイムチャートである。

全図を通じて同一符号は同一対象物を示す。

（１）まず第５図に示す第１の発明の基本回路の動作に
ついて説明する。

例えばＣＰＵ等の処理回路（図示しない）の出力の“Ｈ
″及び“ルベルからなるＴＴＬレベルの制御信号を分岐
して、インバータ１及び排他的論理和回路（以下ＥＸ−
ＯＲ回路と称する）６の一方の入力端子に加える。

（１）−１、リレー駆動回路２及びリレーの接点３．４
が正常の場合、 第６図■に示すように入力制御信号が“Ｌ”レベルの時
は、インバータ１の出力（ａ）は“Ｈ”レベルとなりリ
レー駆動回路２に電流が流れないため、リレー駆動回路
２によって動作するリレーの接点３及び４は動作せず、
オフのままである。したがって、インバータ５の入力に
は＋５■の“Ｈ”レベルの信号が加えられるためインバ
ータ５の出力［有］）はＬ”レベルとなり、ＥＸ−ＯＲ
回路６において前述した“Ｌ”レベルの入力制御信号と
の排他的論理和を求めることにより、ＥＸ−ＯＲ回路は
“Ｌ″レベル正常信号を出力する。

次に第６図■に示すように入力制御信号が”Ｈ”レベル
の時は、インバータ１の出力（ａ）は“Ｌ”レベルとな
りリレー駆動回路２に電流が流れるため、リレー駆動回
路２が動作してリレーの接点３及び４はオンとなる。し
たがって、インバータ５の入力にはアース電位じビレベ
ル）が加えられるためインバータ５の出力（ｂ）は“Ｈ
″レベルなり、ＥＸＯＲ回路６において前述した“Ｈ”
レベルの入力制御信号との排他的論理和を求めることに
より、ＥＸ−ＯＲ回路は“ルベルの正常信号を出力する
。

（１）−２、次に、リレー駆動回路２及びリレーの接点
３．４が異常の場合、 第６図■に示すように入力制御信号が“Ｌ”レベルの時
は、インバータ１の出力は“Ｈ”レベルとなりリレー駆
動回路２に電流が流れないため、リレーの接点３．４は
動かないはずであるが、リレーの接点３．４の融着等に
よってリレーの接点３．４が閉じている場合は、インバ
ータ５の出力（ｂ）は“Ｈ”レベルとなり、ＥＸ−ＯＲ
回路６において前述した“Ｌ”レベルの入力制御信号と
の排他的論理和を求めることにより、第６図■の斜線部
で示すようにＥＸ−ＯＲ回路はＨ”レベルの異常信号、
即ちアラームを出力する。

次に第６図■に示すように、入力制御信号が“Ｈ”レベ
ルの時は、インバータ１の出力（ａ）は”Ｌ”レベルと
なりリレー駆動回路２に電流が流れるため、リレーの接
点３．４は動くはずであるが、リレー駆動回路２のリー
ド線の断等によってリレーの接点３．４が開いている場
合は、インバータ５の出力（ｂ）は“Ｌルベルとなり、
ＥＸ−ＯＲ回路６において前述した“Ｈ″レベル入力制
御信号との排他的論理和を求めることにより、第６図■
の斜線部で示すようにＥＸ−ＯＲ回路は“Ｈ”レベルの
異常信号、即ちアラームを出力する。

このようにしてリレー駆動回路あるいはリレーの接点の
異常を検出する。

（１）−３、Ｌかしながら第７図に示すように、入力制
御信号が“Ｌ″レベルら“Ｈ”レベルに変化する時第５
図に示すリレーの接点３．４がオフからオンに変化する
ためには、数ミリ秒（数ｍｓ）の時間を要するため、数
ｍｓを経過した後リレーの接点３．４を閉じる。その結
果、インバータ５の出力（ｂ）は第７図に示すように数
ｍｓ後に“Ｌ”レベルから“　Ｈｌ　レベルに変化する
。この結果、ＥＸ−ＯＲ回路６の出力は第７図に示すよ
うに、入力制御信号の変化時点から数ｍｓ（リレーの接
点３．４の動作時間）の間は“Ｈ”レベルとなり、リレ
ー駆動回路２あるいはリレーの接点３．４の故障と判定
しアラームを発する。

（１）−４、第７図に示すように入力制御信号が“Ｈ”
レベルから“Ｌ”レベルに変化する時も同様に、ＥＸ−
ＯＲ回路６の出力は、入力制御信号の変化時点から数ｍ
ｓ（リレーの接点３．４の動作時間）の間は“Ｈ７レベ
ルとなり、リレー駆動回路２あるいはリレーの接点３．
４の故障と判定しアラームを発する。

即ち、入力制御信号が■“レベルの時リレー駆動回路２
又はリレーの接点３．４が正常時にはＥＸ−ＯＲ回路６
の出力は“Ｌ”レベルとなるべきであるが、リレーの接
点３．４の機械的性質によってオフからオンになるのに
１〜１０ｍ５　（Ｔ＋）の時間がかかる。このため、第
７図に示すようにＥＸ−ＯＲ回路６からはパルス幅Ｔ、
のパルス、即ちアラームの誤情報を出力する。

（２）−１これを解決するために第２の発明、それを少
し具体化した第３の発明が提案される。

まず第８図に示す第３の発明の第１の実施例について説
明する。

第８図は、第５図に示す第１の発明の基本回路に、変化
点検出回路１０、モノマルチバイブレータ１１及びＦＦ
１２を追加したものである。同図において、入力制御信
号を分岐してインバータ１に加えるとともに変化点検出
回路１０にも加える。変化点検出回路ｌＯは例えば第９
図（ａ）に示す回路で構成され、入力制御信号が“Ｌ”
　レベルから“■”レベルに（又はその逆）変化した時
、第９図わ）に示すようにＥＸ−ＯＲ回路１４において
、インバータ１３−１〜１３−４により遅延した信号（
Ａ）と入力制御信号との排他的論理和を求めることによ
り、ＥＸ−ＯＲ回路１４からは第９図Φ）の■に示すト
リガパルスを発生して出力する。

この出力を第８図のモノマルチバイブレータ１１に加え
る。そして、このモノマルチバイブレータ１１の時定数
をリレー駆動回路２及びリレーの接点３．４の動作時間
Ｔ１より長い時間Ｔ２に設定する。そして第１０図に示
すように、入力制御信号が“Ｌ”から“Ｈ”レベルに変
わった時上記トリガパルスにより、モノマルチバイブレ
ータ１１から時間Ｔ２だけ“Ｌ＃レベルの信号を出力す
るようにする。この“ルベル出力をＦＦ１２のクロック
端子（Ｃ）に加える。

一方、ＦＦ１２のＤ端子にはＥＸ−ＯＲ回路６の出力が
加えられ、ＦＦ１２のＣ端子に加えられたモノマルチバ
イブレーク１１の出力信号の立ち上がり部分のタイミン
グで、ＦＦ１２のＤ端子に加えられている信号がＣ端子
から出力される。この結果、第１０図に示すようにＦＦ
１２のＣ端子からは、時間Ｔ２経過した時点のＥＸ−Ｏ
Ｒ回路６の出力のＩＩＬｌｌ　レベルの信号が出力され
、ＥＸ−ＯＲ回路６の故障出力（誤動作）をマスクして
正常の判定を行う。

（２）−２、次に第１１図に示す第３の発明の第２の実
施例について説明する。

これは、上述した第１の実施例の回路構成を若干変えた
回路で構成され、第２の実施例の動作は、上述した第１
の実施例の動作と同様にして説明できるため、その説明
を省略する。

（２）−３、第１２図に示す第３の発明の第３の実施例
について説明する。

今、第１３図（ａ）の■に示すような制御信号を入力し
た時、第１２図のリレーの接点４の動作時間を例えば１
ｍｓとすると、インバータ５の入力は第１３図（ａ）の
■に示すようになり、出力は同図（ａ）の■に示すよう
になる。

この結果、ＥＸ−ＯＲ回路６の出力は、同図（ａ）の■
に示すようになり、この出力をＦＦ１２のＤ端子に加え
、一方、遅延回路１３を介して例えば２．２ｍ　ｓ遅延
した出力（第１３図（ａ）の■）をＦＦ１２のＣ端子に
加えることにより、ＦＦ１２のＣ端子からはＥＸ−ＯＲ
回路６からの“Ｌ”　レベルの信号を出力して正常と判
定する。ところが、第１３図（ｂ）の■に示すような制
御信号を入力した時には、同図（ロ）の■〜■に示すよ
うにＦＦ１２のＣ端子からは“Ｈ”レベル信号を出力し
、リレー駆動回路２及びリレーの接点３４が正常である
にもかかわらず、故障が発生したかのような誤動作出力
をする。

（２）−４、上記問題を解決するために、第１４図に示
す第４の実施例を提案する。

第１４図において、入力制御信号を分岐してインバータ
１に加えるとともに遅延回路１４及び１５に加える。入
力制御信号が例えば第１５図の■に示す波形である時、
遅延回路１４において第１５図の■′に示すように、リ
レーの接点３．４の動作時間（例えば１ｍｓとする）よ
り長い時間ＴＩだけ入力制御信号を遅延して出力する。

この出力をＥＸ−ＯＲ回路６の一方の入力端子に加え、
第１４図の■に示すようなインバータ５の出力を他方の
入力端子に加えて、ＥＸ−ＯＲ回路６において両者の排
他的論理和を求める。すると、ＥＸ−ＯＲ回路６からは
第１５図の■に示すようなパルスを出力する。この出力
をＦＦ１２のＤ端子に加える。

一方、入力制御信号を遅延回路１５に加えて、第１５図
の■に示すようにＴ＋　＋α（αはＴ、より少ないわず
かな時間でよい）だけ遅延させて出力しＦＦ１２のＣ端
子に加える。そしてＦＦ１２においてＣ端子に加えたパ
ルスの立ち上がり部分のタイミングにより、Ｄ端子に加
えた信号をＣ端子から出力する。この結果、第１５図の
■に示すようにＦＦ１２のＣ端子からは“Ｌ“レベルの
正常な信号を出力する。

（３Ｌ１　、次に、前述した第７図に示す第１の発明の
問題点を解決するために第２の発明、それを少し具体化
した第４の発明が提案される。

まず第１６図に示す第４の発明の第１の実施例について
説明する。

第１６図は、第５図に示す基本回路に、ｍ個の直列接続
したＦＦ７−１〜７−顛、タイマ８及び論理積回路（以
下ＡＮＤ回路と称する）９からなる誤動作防止回路を追
加して設けたものである。

即ち第１６図において、ＥＸ−ＯＲ回路６の“Ｈ”レベ
ル出力パルスの立ち上がりに同期してタイマ８から繰り
返し周期がＴ２のパルスを出力し、ＦＦ７−１〜７−　
のＣ端子に加える。直列接続したＦＦ７１〜１−ｔａの
初段０ＦＦ７−１のＤ端子にはＥＸ−ＯＲ回路６の“Ｈ
”レベルの出力を加える。そして、ＦＦ７−１〜７−ｍ
のＣ端子に加えたタイマ８の出力パルスの立ち上がり部
のタイミングで、ＦＦ７−１のＤ端子に加えた信号を順
次後段０ＦＦ７−２〜７−ｎ＋に出力し転送するととも
に、この出力をＡＮＤ回路９に加え、ＡＮＤ回路９にお
いてこれら入力の論理積を求める。そして第１７図に示
すようにＴ、＜ｍＸ下２となるようにＴ２及びｍの値を
設定する。その結果、時間Ｔ、が経過してリレーの接点
３．４がオフから完全にオンになって、ＥＸ−ＯＲ回路
６の出力が“Ｌ”レベルになると、例えばＦＦ７−１の
出力が“Ｌ”レベルとなりこの“Ｌ″　レベル出力がＡ
ＮＤ回路９に加えられ、ＡＮＤ回路９で他０ＦＦ７−２
〜７−ｎ＋の“Ｈ”レベル出力との論理積を求めること
により、第１７図に示すようにＡＮＤ回路９からは、Ｅ
ＸＯＲ回路６の出力のアラームの誤情報をマスクして“
Ｌ”レベルの正常信号を出力し、誤情報の発生をなくす
ることができる。

（３Ｌ２　、次に第１８図に示す第４の発明の第２の実
施例について説明する。

前述した第７図に示した場合と同様に、第１９図の■に
示すように、入力制御信号が“Ｌ”レベルから“Ｈ”レ
ベルに変化した時、リレーの接点３．４がオフからオン
に変化するためには数ｍｓの時間を要するため、第１９
図の■に示すように数ｍｓを経過した後リレーの接点３
．４を閉じる。その結果、インバータ５の出力は同図の
■に示すように数ｍｓ後に″ビレベルから“Ｈ”　ルベ
ルに変化する。

この結果、ＥＸ−ＯＲ回路６の出力は同図の■に示すよ
うに、入力制御信号の変化時点から数ｍｓ（リレーの接
点３．４の動作時間）の間は“Ｈ”レベルとなり、リレ
ー駆動回路２あるいはリレーの接点３．４の故障と誤判
定しアラームを発する。

又、同図の■に示すように入力制御信号が“Ｈ”レベル
から“ルベルに変化する時も同様に、ＥＸ−ＯＲ回路６
の出力は、入力制御信号の変化時点から数ｍｓ（リレー
の接点３．４の動作時間）の間は“Ｈ”レベルとなり、
リレー駆動回路２あるいはリレーの接点３．４の故障と
誤判定しアラームを発する。

このため、第１８図に示す第４の発明の第２の実施例の
回路を提案する。

同図において、入力制御信号を分岐してインバータ１に
加えるとともに変化点検出回路１０゛にも加える。変化
点検出回路１０゛′は例えば前述した第８図に示すよう
に構成され、入力制御信号が“じルベルから“Ｈ”ルベ
ルに（又はその逆）変化した時、第１９図の■に示すよ
うにトリガパルスを発生して出力する。この出力をモノ
マルチバイブレータ１１゛に加えることにより、モノマ
ルチパイブレこの出力をへＮＤ回路１７の一方の入力端
子に加える。ＡＮＤ回路１７の他方の入力端子には、Ｅ
Ｘ−ＯＲ回路６の出力を、遅延回路１６を介して上記変
化点検出回路１０゛及びモノマルチバイブレータ１１゛
の動作時間に等しい時間だけ遅延させた第１９図の■に
示すような信号を入力する。

その結果、ＡＮＤ回路１７からは、第１９図■に示すよ
うにアラームの誤動作のない“ビレベルの正常信号が出
力される。

〔発明の効果〕

以上説明したように本発明によれば、リレーの異常動作
を正確に検出することができる。

【図面の簡単な説明】

第１図は第１の発明の原理図、 第２図は第２の発明の原理図、 第３図は第３の発明の原理図、 第４図は第４の発明の原理図、 第５図は第１の発明の基本回路の構成を示すブロック図
、 第６図は第１の発明の基本回路（第５図）の動作を説明
するタイムチャート、 第７図は第１の発明の基本回路の問題点を説明する図、 第８図は第３の発明の第１の実施例の回路の構成を示す
ブロック図、 一ト、 第１０図は第３の発明の第１の実施例の動作を説明する
タイムチャート、 第１１図は第３の発明の第２の実施例の回路の構成を示
すブロック図、 第１２図は第３の発明の第３の実施例の回路の構成を示
すブロック図、 第１３図は第１２図に示す回路の動作を説明するタイム
チャート、 第１４図は第３の発明の第４の実施例の回路の構成を示
すブロック図、 第１５図は第３の発明の第４の実施例（第１４図）の動
作を説明するタイムチャート、 第１６図は第４の発明の第１の実施例の回路の構成を示
すブロック図、 第１７図は第４の発明の第１の実施例の動作を説明する
タイムチャート、 第１８図は第４の発明の第２の実施例の回路の構成を示
すブロック図、 第１９図は第４の発明の第２の実施例（第１８図）の動
作を説明するタイムチャート、 第２０図は一例のリレーが搭載されているパネルの回路
を示す図である。 図において １１０は遅延手段、 １２０はフリップフロップ回路、 ４００は第２のリレーの接点、 ６００は故障検出手段、 ７００は誤動作防止手段、 ９００はインヒビット手段 を示す。 Ｗ 第＋ｆ）な日月の原理口 ￥Ｉ　１　ｌ 第２ｒ発８月ｎ原理旧 第　２記 第３０発θ月ｎ庁理図 筈　３　［ 第４／）ｅθ目ｎ屑目甲瓜コ 第　４　肥 ＋５Ｖ 筈３ｎ街５川／）’Ｉｔ　Ｉ／：ロメ勢セ伊すｎ固シシ
ｎ不呵へ乏示マプ’Ｄ　・ｒり記１　６　　　図 ロｙ＆記 （ａ＞ 出方 タイム斗ヤード Ｏ）ン 野３／）発明／）γ１／）寅姶例６υ梗ピロ躇口及Ｖ′
イのすｌイらガＳずタイム斗ヤード 記 第３／）発β月０７３の寅析をＩ＋／）ロタ各ｎ１１へ
２才・マフロア７記１ ２ 図 ｖ１３の発８月の第キｎｆ施ダ１０ロｙｎ力１へ８示−
４”７′ロア７図惰 １斗 ■ ■ オ〃イ￥−を吉りＨＪうタイムチャート野 ５ 図 Ｐ やブナ ｇ １号−＋ｎ発ｅＦ４ｎ’４シ１ｎ寅畳所１隻１１ρす〃
イヶ客説明勤タイへ子イー斤肇 ７ ±５Ｖ （θ） 一イク１１．Ｑｌルー“〃く１符盛＼でされフいクツ＼
°誇−ル／１つ回路Ｅ１、イ記 薯 ０ 口

Claims (4)

【特許請求の範囲】
1. （１）“Ｈ”又は“Ｌ”レベルの入力制御信号により第
   １のリレーの接点（３００）をオン又はオフするリレー
   駆動回路（２００）を有する回路において、該リレー駆
   動回路（２００）に加えられる入力制御信号によりオン
   又はオフする第２のリレーの接点（４００）と、 該入力制御信号と該第２のリレーの接点（４００）の一
   端の信号とから、該リレー駆動回路（２００）又は第１
   及び第２のリレーの接点（３００、４００）の故障の発
   生を検出する故障検出手段（６００）とを設け、該リレ
   ー駆動回路（２００）又は第１及び第２のリレーの接点
   （３００、４００）の故障の発生を検出するようにした
   ことを特徴とするリレー異常検出方式。
2. （２）“Ｈ”又は“Ｌ”レベルの入力制御信号により第
   １のリレーの接点（３００）をオン又はオフするリレー
   駆動回路（２００）を有する回路において、該リレー駆
   動回路（２００）に加えられる入力制御信号によりオン
   又はオフする第２のリレーの接点（４００）と、 該入力制御信号と該第２のリレーの接点（４００）の一
   端の信号とから、該リレー駆動回路（２００）又は第１
   及び第２のリレーの接点（３００、４００）の故障の発
   生を検出する故障検出手段（６００）と、該故障検出手
   段（６００）の出力に接続され、該第１及び第２のリレ
   ーの接点（３００、４００）のオン又はオフの動作が有
   限時間であることにより発生する誤動作出力を防止する
   誤動作防止手段（７００）とを設け、 該リレー駆動回路（２００）又は第１及び第２のリレー
   の接点（３００、４００）の故障の発生を検出するよう
   にしたことを特徴とするリレー異常検出方式。
3. （３）前記特許請求の範囲第２項に記載の誤動作防止手
   段（７００）として、 前記故障検出手段（６００）の出力に接続され、該第１
   及び第２のリレーの接点（３００、４００）のオン又は
   オフの動作時間を超える一定時間入力信号を遅延させる
   遅延手段（１１０）と、該故障検出手段（６００）及び
   該遅延手段（１１０）の出力をそれぞれデータ端子及び
   クロック端子に入力し、前記誤動作出力を防止するフリ
   ップフロップ回路（１２０）とを設け、該リレー駆動回
   路（２００）又は第１及び第２のリレーの接点（３００
   ）４００）の故障の発生を検出するようにしたことを特
   徴とするリレー異常検出方式。
4. （４）前記特許請求の範囲第２項に記載の誤動作防止手
   段（７００）として、 前記故障検出手段（６００）の出力に接続され、該該入
   力制御信号の変化時点から一定時間誤動作の出力をイン
   ヒビットするインヒビット手段（９００）を設け、 該リレー駆動回路（２００）又は第１及び第２のリレー
   の接点（３００、４００）の故障の発生を検出するよう
   にしたことを特徴とするリレー異常検出方式。