KR0120029Y1 - 오신호 감지회로 - Google Patents
오신호 감지회로Info
- Publication number
- KR0120029Y1 KR0120029Y1 KR92028330U KR920028330U KR0120029Y1 KR 0120029 Y1 KR0120029 Y1 KR 0120029Y1 KR 92028330 U KR92028330 U KR 92028330U KR 920028330 U KR920028330 U KR 920028330U KR 0120029 Y1 KR0120029 Y1 KR 0120029Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- payload
- logic
- outputting
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
본 고안의 목적은 동기식 다중 전송 시스템에서 전송되는 데이터의 패이로드 신호를 지정하는 J1시간펄스의 에러를 감지하도록 하는 오신호 감지회로에 관한 것으로, 이와 같은 본 고안의 목적은 인가받은 신호에 의해 입력되는 데이터를 카운팅한 후 출력하는 카운터와, 카운터로부터 출력된 신호 및 J1시간펄스신호를 논리한 후 출력하는 논리부와, 논리부로부터 출력된 데이터를 지연시켜 출력하는 디플립플롭과, 논리부에서 오아링된 신호에 의해 패이로드(Payload)를 발생시켜 데이터를 출력하는 패이로드 용량 발생회로를 구성함으로써 달성되는 것이다.
Description
제 1 도는 종래 패이로드 용량 발생회로.
제 2 도는 본 고안 오신호 감지회로.
제 3 도의 (가)내지 (바)는 제 2 도의 각 부 입출력 파형도.
제 4 도는 제 2 도 디플립플롭의 입출력 논리신호.
제 5 도는 제 2 도 배타적 오아게이트의 입출력 논리신호.
* 도면의 주요부분에 대한 부호 설명
1 : 카운터 2 : 논리부
3 : 디플립플롭
본 고안은 오신호 감지회로에 관한 것으로, 특히 동기식 다중 전송시스템에서 전송되는 데이터의 패이로드(Payload)신호를 지정하는 J1시간펄스의 에러를 감지하도록 하는 오신호 감지회로에 관한 것이다.
종래 패이로드 용량 발생회로는 제 1 도에 도시된 바와 같이 J1시간펄스(J1TP)를 수신하여 패이로드 용량을 형성하지만 수신된 J1TP신호에 에러가 발생하면 이를 감지하는 회로가 없어 데이터 전송에 에러가 발생하는 문제점이 있었다.
따라서, 본 고안의 목적은 동기식 다중 전송 시스템에서 전송되는 데이터의 패이로드신호를 지정하는 J1시간펄스의 에러를 감지하도록 하는 오신호 에러감지회로를 제공함에 있다.
이와같은 본 고안의 목적은 인가받은 신호에 의해 입력되는 데이터를 카운팅한 후 출력하는 카운터와, 카운터로부터 출력된 신호 및 J1시간펄스 신호를 논리한 후 출력하는 논리부와, 논리부로부터 출력된 데이터를 지연시켜 출력하는 디플립플롭과, 논리부에서 오아링된 신호에 의해 패이로드(Payload)를 발생시켜 데이터를 출력하는 패이로드 용량 발생회로를 구성함으로써 달성되는 것으로, 이하 본 고안은 첨부한 도면을 참조해 상세히 설명하면, 제 2 도는 본 고안 오신호 감지회로로써 이에 도시한 바와 같이 인가받은 신호(CD)에 의해 입력되는 데이터를 카운팅하여 출력하는 카운터(1)와, 상기 카운터(1)로부터 출력된 신호(JPCNT) 및 J1시간펄스 신호(JP)를 논리한 후 출력하는 배타적 논리합(ex-OR) 게이트, 논리합(OR) 게이트 및 인버터(IV)로 구성된 논리부(2)와, 상기 논리부(2)로부터 출력된 데이터를 지연시켜 출력하는 디(D)플립플롭(3)과, 상기 논리부(2)에서 오아링된 신호에 의해 패이로드를 발생시키는 패이로드 용량 발생회로(4)로 구성한다.
이와 같이 구성한 본 고안의 동작 및 효과를 제 2 도 내지 제 4 도를 참조해 상세히 설명하면, 제 3 도의 (다)와 같은 J1시간펄스신호(JP) 및 제 3 도의 (라)와 같은 신호 (JPCNT)가 논리부(2)에 인가되면 논리부(2)는 상기 두 신호를 배타적 논리합(ex-OR) 게이트로 상기 J1시간펄스신호(JP)의 에러상태를 감지하기 위해 논리한 후, 그 논리된 값을 디플립플롭(3)의 단자(D1)로 출력함과 아울러 상기 J1시간펄스신호(JP)가 발생하지 않아도 상기 카운터(1)의 출력신호(JPCNT)에 의해 일정한 프레임의 펄스를 출력시키기 위해 오아(OR)게이트로 오아링한 후 이 오아링된 값을 인버팅시켜 디플립플롭(3)의 단자(TE)에 인가한다.
이에따라 디플립플롭(3)은 제 4 도와 같이 인가받은 클럭신호(CK), 클럭드라이브신호(CD), 논리부(2)의 인버터(IV)로부터 출력된 신호에 의해 논리부(2)의 배타적 논리합(ex-OR) 게이트에서 오아링된 신호를 지연시켜 단자(Q)를 통해 제 3 도의 (바)와 같은 신호(JPE)를 출력시킨다.
한편, 카운터(1)는 논리부(2)의 오아(OR)게이트로부터 출력된 제 3 도의 (가)와 같은 신호를 인가받은 신호(CD)(CK)에 의해 카운팅하여 제 3 도의 (라)와 같은 신호(JPCNT)를 논리부(2)의 각 단자로 출력한다.
이에따라 패이로드 용량 발생회로(4)는 제 3 도의 (가)와 같은 논리부(2)의 오아(OR)게이트로부터 출력된 신호(JTP)에 의해 패이로드를 발생시켜 인가받은 데이타(DT1)를 출력(DT2)시킨다.
이상에서 상세히 설명한 본 고안은 J1시간펄스에 오류가 발생할 시에 이를 보상하여 이 보상된 신호로 패이로드 용량을 형성함으로써 데이터 전송을 정확히 하는 효과가 있다.
Claims (1)
- 인가받은 신호에 의해 입력되는 데이터를 카운팅한 후 출력하는 카운터와, 상기 카운터로부터 출력된 신호 및 J1시간펄스신호를 논리한 후 출력하는 논리부와, 상기 논리부로부터 출력된 데이터를 지연시켜 출력하는 디플립플롭과, 상기 논리부에서 오아링된 신호에 의해 패이로드를 발생시켜 데이타를 출력하는 패이로드 용량 발생회로를 포함하여 구성된 것을 특징으로 한 오신호 감지회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92028330U KR0120029Y1 (ko) | 1992-12-31 | 1992-12-31 | 오신호 감지회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92028330U KR0120029Y1 (ko) | 1992-12-31 | 1992-12-31 | 오신호 감지회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940018230U KR940018230U (ko) | 1994-07-30 |
| KR0120029Y1 true KR0120029Y1 (ko) | 1998-07-01 |
Family
ID=19349116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR92028330U KR0120029Y1 (ko) | 1992-12-31 | 1992-12-31 | 오신호 감지회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0120029Y1 (ko) |
-
1992
- 1992-12-31 KR KR92028330U patent/KR0120029Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940018230U (ko) | 1994-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001320280A (ja) | 並列−直列変換回路 | |
| US4328583A (en) | Data bus fault detector | |
| US5969553A (en) | Digital delay circuit and digital PLL circuit with first and second delay units | |
| KR0120029Y1 (ko) | 오신호 감지회로 | |
| US6246261B1 (en) | Circuit for detecting the disappearing of a periodic signal | |
| US6819139B2 (en) | Skew-free dual rail bus driver | |
| US4785251A (en) | Digital frequency and phase comparator | |
| KR100618555B1 (ko) | 모터속도 검출장치 | |
| JP3282195B2 (ja) | 交流電源装置の位相差検出回路 | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| KR0131431Y1 (ko) | 신호 디바운스회로 | |
| JP2606569B2 (ja) | フレームパルス出力監視回路 | |
| JP2803167B2 (ja) | 制御線瞬断認識防止回路 | |
| KR930004526Y1 (ko) | Vcr의 콤포지트 동기신호 분리회로 | |
| JP2602404Y2 (ja) | カウンタ回路 | |
| KR910000151Y1 (ko) | 콤팩트 디스크 드라이브의 보완된 동기 검출회로 | |
| JPS5654146A (en) | Noise detection circuit | |
| KR910006694B1 (ko) | 클럭펄스 주기감시회로 | |
| KR930002893Y1 (ko) | 동기 검출 회로 | |
| KR960003735Y1 (ko) | 오동작 방지용 클럭 발생회로 | |
| JPH01145580A (ja) | 異常信号検出回路 | |
| KR970002360A (ko) | 엔코더 신호선 이상감지회로 | |
| JPH04239842A (ja) | データ断検出回路 | |
| JPS62118633A (ja) | デイジタル識別回路 | |
| JPS63310222A (ja) | 符号化誤り自己監視型ｎｒｚ／ｃｍｉ符号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20011224 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |