JPH03270133A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03270133A JPH03270133A JP6998990A JP6998990A JPH03270133A JP H03270133 A JPH03270133 A JP H03270133A JP 6998990 A JP6998990 A JP 6998990A JP 6998990 A JP6998990 A JP 6998990A JP H03270133 A JPH03270133 A JP H03270133A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidation
- polycrystalline
- semiconductor
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 55
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000001590 oxidative effect Effects 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 28
- 241000293849 Cordylanthus Species 0.000 abstract description 17
- 230000015572 biosynthetic process Effects 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 8
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 230000003064 anti-oxidating effect Effects 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 229910005091 Si3N Inorganic materials 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に、素子間
分離用のフィールド酸化膜を形成するのに適用して好適
なものである。
分離用のフィールド酸化膜を形成するのに適用して好適
なものである。
本発明は、半導体装置の製造方法において、半導体基板
上に酸化膜を介して所定形状の耐酸化膜を形成する工程
と、耐酸化膜の間に半導体膜を形成する工程と、半導体
膜を酸化する工程とを具備することによって、フィール
ド酸化膜の端部にバーズビークが形成されるのをほぼ完
全に抑えることができるようにしたものである。
上に酸化膜を介して所定形状の耐酸化膜を形成する工程
と、耐酸化膜の間に半導体膜を形成する工程と、半導体
膜を酸化する工程とを具備することによって、フィール
ド酸化膜の端部にバーズビークが形成されるのをほぼ完
全に抑えることができるようにしたものである。
また、本発明は、半導体装置の製造方法において、半導
体基板上に酸化膜を介して所定形状の耐酸化膜を形成す
る工程と、耐酸化膜の間に半導体膜を形成する工程と、
半導体膜の上部に所定の不純物をドープする工程と、半
導体膜を酸化する工程とを具備することによって、フィ
ールド酸化膜の端部にバーズビークが形成されるのをほ
ぼ完全に抑えることができるようにしたものである。
体基板上に酸化膜を介して所定形状の耐酸化膜を形成す
る工程と、耐酸化膜の間に半導体膜を形成する工程と、
半導体膜の上部に所定の不純物をドープする工程と、半
導体膜を酸化する工程とを具備することによって、フィ
ールド酸化膜の端部にバーズビークが形成されるのをほ
ぼ完全に抑えることができるようにしたものである。
〔従来の技術］
シリコン（Ｓｉ ）半導体装置における素子間分離法と
しては、ＬＯＣＯ３法が広く用いられている。
しては、ＬＯＣＯ３法が広く用いられている。
このＬＯＣＯ３法においては、第６図に示すように、Ｓ
ｔ基板１０１上に熱酸化法により５ｉ０２膜（パッドＳ
１０を膜）１０２を形成し、この５ｉＯｚ膜１０２上に
耐酸化膜である窒化シリコン（Ｓｔ。
ｔ基板１０１上に熱酸化法により５ｉ０２膜（パッドＳ
１０を膜）１０２を形成し、この５ｉＯｚ膜１０２上に
耐酸化膜である窒化シリコン（Ｓｔ。
Ｎ、）膜１０３をＣＶＤ法により形成した後、このＳｉ
３Ｎ、膜１０３をパターンニングし、このパターンニン
グされた所定形状の５ｉｓＮｎ Ｊｌ！ １０３を酸化
マスクとして用いてＳｉ基板１０１を熱酸化することに
より素子間分離用のフィールドＳｉｎ。
３Ｎ、膜１０３をパターンニングし、このパターンニン
グされた所定形状の５ｉｓＮｎ Ｊｌ！ １０３を酸化
マスクとして用いてＳｉ基板１０１を熱酸化することに
より素子間分離用のフィールドＳｉｎ。
膜】０４を形成する。
しかし、上述の従来のＬＯＣＯ３法は、フィールド５ｉ
Ｏｚ Ｗ！Ａ １０４の端部にかなり長いバーズビーク
１０４ａが形成されてしまうため、設計ルールがサブミ
クロンレンジに縮小した場合には狭チャネル効果が顕著
になってしまうという問題があった。
Ｏｚ Ｗ！Ａ １０４の端部にかなり長いバーズビーク
１０４ａが形成されてしまうため、設計ルールがサブミ
クロンレンジに縮小した場合には狭チャネル効果が顕著
になってしまうという問題があった。
そこで、この従来のＬＯＣＯ３法を改良した素子間分離
法として５ＥＰＯＸ法が提案されている。
法として５ＥＰＯＸ法が提案されている。
この５ＥＰＯＸ法においては、第７図に示すように、Ｓ
ｔ基板ｌ上にＳｉｎ！膜（バッドＳｉｎ、膜）１０２、
例えば膜厚が１０００〜２０００Å程度の多結晶５１Ｍ
１０５及びＳｉ３Ｎ＜ Ｗｉｌｌ ０３を順次形成した
後、これらのＳｊ＋Ｎ ４Ｍ１０３及び多結晶５ｉＪｌ
ｌ １０５を所定形状にパターンニングし、５ｉ３Ｎａ
膜１０３を酸化マスクとして用いてＳｉ基板１０１を
熱酸化することによりフィールド５１０ｇ膜４を形成す
る。この場合、この熱酸化時には多結晶５ｉｉ１１０５
も酸化されることによりＳｉ基板ｌの横方向への酸化の
進行をある程度抑えることができ、これによってフィー
ルドＳｉｎ、膜４の端部のバーズビークの長さを従来の
ＬＯＣＯ３法に比べて小さくすることができる。しかし
、この５ＥＰＯＸ法を用いた場合においても、設計ルー
ルがサブミクロンレンジ以下に縮小した場合には、やは
リバーズビークによる狭チャネル効果が問題になってく
る。さらに、この５ＥＰＯＸ法を用いた場合においても
、設計ルールがハーフミクロン以下になると、フィール
ドＳ ｉ Ｏｚ ’！Ｉｊ！ ４を形成して素子間分離
を行うこと自体が難しくなると考えられている。
ｔ基板ｌ上にＳｉｎ！膜（バッドＳｉｎ、膜）１０２、
例えば膜厚が１０００〜２０００Å程度の多結晶５１Ｍ
１０５及びＳｉ３Ｎ＜ Ｗｉｌｌ ０３を順次形成した
後、これらのＳｊ＋Ｎ ４Ｍ１０３及び多結晶５ｉＪｌ
ｌ １０５を所定形状にパターンニングし、５ｉ３Ｎａ
膜１０３を酸化マスクとして用いてＳｉ基板１０１を
熱酸化することによりフィールド５１０ｇ膜４を形成す
る。この場合、この熱酸化時には多結晶５ｉｉ１１０５
も酸化されることによりＳｉ基板ｌの横方向への酸化の
進行をある程度抑えることができ、これによってフィー
ルドＳｉｎ、膜４の端部のバーズビークの長さを従来の
ＬＯＣＯ３法に比べて小さくすることができる。しかし
、この５ＥＰＯＸ法を用いた場合においても、設計ルー
ルがサブミクロンレンジ以下に縮小した場合には、やは
リバーズビークによる狭チャネル効果が問題になってく
る。さらに、この５ＥＰＯＸ法を用いた場合においても
、設計ルールがハーフミクロン以下になると、フィール
ドＳ ｉ Ｏｚ ’！Ｉｊ！ ４を形成して素子間分離
を行うこと自体が難しくなると考えられている。
従って本発明の目的は、フィールド酸化膜の端部にバー
ズビークが形成されるのをほぼ完全に抑えることができ
る半導体装置の製造方法を提供することにある。
ズビークが形成されるのをほぼ完全に抑えることができ
る半導体装置の製造方法を提供することにある。
（課題を解決するための手段）
上記目的を遠戚するために、本発明は、半導体基板（１
）上に酸化膜（２）を介して所定形状の耐酸化膜（３）
を形成する工程と、耐酸化膜（３）の間に半導体膜（４
）を形成する工程と、半導体膜（４）を酸化する工程と
を具備する。
）上に酸化膜（２）を介して所定形状の耐酸化膜（３）
を形成する工程と、耐酸化膜（３）の間に半導体膜（４
）を形成する工程と、半導体膜（４）を酸化する工程と
を具備する。
また、本発明は、半導体基板（１）上に酸化膜（２）を
介して所定形状の耐酸化Ｍ（３）を形成する工程と、耐
酸化Ｊｆｌ！（３）の間に半導体膜（４）を形成する工
程と、半導体ＷＪ（４）の上部に所定の不純物をドープ
する工程と、半導体膜（４）を酸化する工程とを具備す
る。
介して所定形状の耐酸化Ｍ（３）を形成する工程と、耐
酸化Ｊｆｌ！（３）の間に半導体膜（４）を形成する工
程と、半導体ＷＪ（４）の上部に所定の不純物をドープ
する工程と、半導体膜（４）を酸化する工程とを具備す
る。
ここで、半導体膜（４）の上部にドープする所定の不純
物としては、酸化時にこの不純物がドープされた部分で
増速酸化を起こさせることができるものを用いる。具体
的には、この不純物としては、例えばリン（Ｐ）やホウ
素（Ｂ）などを用いることができる。
物としては、酸化時にこの不純物がドープされた部分で
増速酸化を起こさせることができるものを用いる。具体
的には、この不純物としては、例えばリン（Ｐ）やホウ
素（Ｂ）などを用いることができる。
〔作用］
上述のように構成された本発明の第１の発明による半導
体装置の製造方法によれば、半導体基板（１）を酸化す
るのではなく、耐酸化膜（３）の間に形成された半導体
膜（４）を酸化するようにしているので、横方向（基板
表面と垂直な方向）への酸化の進行がほとんど生じなく
なり、これによってフィールド酸化膜の端部にバーズビ
ークが形成されるのをほぼ完全に抑えることができる。
体装置の製造方法によれば、半導体基板（１）を酸化す
るのではなく、耐酸化膜（３）の間に形成された半導体
膜（４）を酸化するようにしているので、横方向（基板
表面と垂直な方向）への酸化の進行がほとんど生じなく
なり、これによってフィールド酸化膜の端部にバーズビ
ークが形成されるのをほぼ完全に抑えることができる。
、また、上述のように構成された本発明の第２の発明に
よる半導体装置の製造方法によれば、半導体膜（４）の
上部にドープされた不純物により、酸化時にこの半導体
膜（４）の上部で増速酸化が起きる。このため、半導体
＃（４）の上部の酸化速度をこの半導体膜（４）の側壁
の酸化速度に比べて大きくすることができ、従って横方
向への酸化の進行を最小限に抑えることができる。これ
によって、フィールド酸化膜の端部にバーズビークが形
成されるのをほぼ完全に抑えることができる。
よる半導体装置の製造方法によれば、半導体膜（４）の
上部にドープされた不純物により、酸化時にこの半導体
膜（４）の上部で増速酸化が起きる。このため、半導体
＃（４）の上部の酸化速度をこの半導体膜（４）の側壁
の酸化速度に比べて大きくすることができ、従って横方
向への酸化の進行を最小限に抑えることができる。これ
によって、フィールド酸化膜の端部にバーズビークが形
成されるのをほぼ完全に抑えることができる。
以下、本発明の実施例について図面を参照しながら説明
する。なお、実施例の全図において、同一の部分には同
一の符号を付ける。
する。なお、実施例の全図において、同一の部分には同
一の符号を付ける。
第１図Ａ〜第１図りは本発明の第１実施例を示す。
この第１実施例においては、第１図Ａに示すように、ま
ずＳｉ基板１上に熱酸化法により例えば膜厚力５００
Ａ程度ノ５ｉｏｚ ｗｉ！（／” ７ ＦＳｉＯｚ ｌ
す２を形成する。次に、例えば低圧ＣＶＤ （ＬＰＧＶ
Ｄ）法により全面に例えば膜厚が２０００Å程度の５ｉ
ｚＮ４＃３を形成した後、このＳｉ、Ｎ４膜３をエツチ
ングによりパターンニングする。このパターンニングさ
れたＳｉ、Ｎ、膜３は、素子活性領域の形状に対応した
形状を有する。次に、ＬＰＣＶＤ法により全面に例えば
膜厚が２０００人程度０多結晶Ｓｉ膜４を形成した後、
この多結晶Ｓｉ膜膜上上レジスト５を塗布する。
ずＳｉ基板１上に熱酸化法により例えば膜厚力５００
Ａ程度ノ５ｉｏｚ ｗｉ！（／” ７ ＦＳｉＯｚ ｌ
す２を形成する。次に、例えば低圧ＣＶＤ （ＬＰＧＶ
Ｄ）法により全面に例えば膜厚が２０００Å程度の５ｉ
ｚＮ４＃３を形成した後、このＳｉ、Ｎ４膜３をエツチ
ングによりパターンニングする。このパターンニングさ
れたＳｉ、Ｎ、膜３は、素子活性領域の形状に対応した
形状を有する。次に、ＬＰＣＶＤ法により全面に例えば
膜厚が２０００人程度０多結晶Ｓｉ膜４を形成した後、
この多結晶Ｓｉ膜膜上上レジスト５を塗布する。
次に、例えば反応性イオンエツチング（ＲＩ Ｅ）法に
よりレジスト５及び多結晶５ｉ１１４をＳｉ、Ｎ４膜３
が露出するまで基板表面と垂直方向にエッチバックする
。これによって、５ｉｓＮａｌ１１３上の多結晶Ｓｉ膜
４がエツチング除去されて、第１図Ｂに示すように、５
ｉｚＮａ膜３の間のスペースがこのＳｉ、Ｎ、膜３に対
して自己整合的に形成された多結晶Ｓｉ膜４により埋め
られた構造が形成される。
よりレジスト５及び多結晶５ｉ１１４をＳｉ、Ｎ４膜３
が露出するまで基板表面と垂直方向にエッチバックする
。これによって、５ｉｓＮａｌ１１３上の多結晶Ｓｉ膜
４がエツチング除去されて、第１図Ｂに示すように、５
ｉｚＮａ膜３の間のスペースがこのＳｉ、Ｎ、膜３に対
して自己整合的に形成された多結晶Ｓｉ膜４により埋め
られた構造が形成される。
この多結晶５ｉｌ１１４は、素子量分ＭｅＭ域の形状に
対応した形状を有する。
対応した形状を有する。
次に、熱酸化法により５ｉｓＮａ膜３の間にはさまれた
多結晶Ｓｉ膜４を酸化して、第１図Ｃに示すように、例
えば膜厚が５０００人程度Ｏ７ィールド５ｉ０２膜６を
形成する。
多結晶Ｓｉ膜４を酸化して、第１図Ｃに示すように、例
えば膜厚が５０００人程度Ｏ７ィールド５ｉ０２膜６を
形成する。
次に、上述の熱酸化の際にＳｉ、Ｎ４Ｈ３上に形成され
た例えば膜厚が５００人程形成５ｔｏ２膜７及び５ｉＩ
Ｎａ膜３を順次エツチング除去して、第１図りに示すよ
うな状態とする。
た例えば膜厚が５００人程形成５ｔｏ２膜７及び５ｉＩ
Ｎａ膜３を順次エツチング除去して、第１図りに示すよ
うな状態とする。
このようにして素子間分離を行った後、目的とする半導
体装置の製造方法に従って工程を進めて半導体装置を完
成させる。
体装置の製造方法に従って工程を進めて半導体装置を完
成させる。
以上のように、この第１実施例によれば、Ｓｉ基板１を
熱酸化するのではなく、Ｓｔ、Ｎ、膜３の間にはさまれ
た多結晶Ｓｉ膜３を熱酸化することによりフィールド５
ｉＯｚ膜６を形成しているので、横方向（基板表面と平
行な方向）への酸化の進行がほとんど生じることがなく
、これによってフィールドＳｉｎ、膜６の端部にバーズ
ビークが形成されるのをほぼ完全に抑えることができる
。このため、設計ルールがサブミクロンレンジに縮小し
た場合においても、狭チャネル効果を有効に抑えること
ができる。また、素子間分離領域を決定する多結晶Ｓｉ
膜４は、素子活性領域を決定するＳｔ、Ｎ、膜３に対し
て自己整合的に形成することができるので、素子活性領
域に対する素子間分離領域の合わせずれを極めて小さく
することができる。
熱酸化するのではなく、Ｓｔ、Ｎ、膜３の間にはさまれ
た多結晶Ｓｉ膜３を熱酸化することによりフィールド５
ｉＯｚ膜６を形成しているので、横方向（基板表面と平
行な方向）への酸化の進行がほとんど生じることがなく
、これによってフィールドＳｉｎ、膜６の端部にバーズ
ビークが形成されるのをほぼ完全に抑えることができる
。このため、設計ルールがサブミクロンレンジに縮小し
た場合においても、狭チャネル効果を有効に抑えること
ができる。また、素子間分離領域を決定する多結晶Ｓｉ
膜４は、素子活性領域を決定するＳｔ、Ｎ、膜３に対し
て自己整合的に形成することができるので、素子活性領
域に対する素子間分離領域の合わせずれを極めて小さく
することができる。
なお、上述の第１実施例において酸化マスクとして用い
たＳｔ、Ｎ、膜３の代わりに、第２図に示すような例え
ば膜厚が５００Ａ程度の薄い５ｉ３Ｎａ膜３の間に例え
ば膜厚が１０００人程度０リンシリケートガラス（ｐｓ
ｃ）膜８がはさまれた構造の酸化マスクを用いてもよい
。このような構造の酸化マスクを用いた場合には、Ｓｉ
３Ｎ、膜３の膜厚を小さくすることができるため、多結
晶５ｉ１１４の酸化によりフィールドｓｉ Ｏｚ ）！
１６が形成される際にＳｉ基板１に発生する応力を低減
することができ、これによってＳｉ基板ｌに結晶欠陥が
発生するのを防止することができる。その結果、この結
晶欠陥に起因するリーク電流の発生を抑えることができ
る。
たＳｔ、Ｎ、膜３の代わりに、第２図に示すような例え
ば膜厚が５００Ａ程度の薄い５ｉ３Ｎａ膜３の間に例え
ば膜厚が１０００人程度０リンシリケートガラス（ｐｓ
ｃ）膜８がはさまれた構造の酸化マスクを用いてもよい
。このような構造の酸化マスクを用いた場合には、Ｓｉ
３Ｎ、膜３の膜厚を小さくすることができるため、多結
晶５ｉ１１４の酸化によりフィールドｓｉ Ｏｚ ）！
１６が形成される際にＳｉ基板１に発生する応力を低減
することができ、これによってＳｉ基板ｌに結晶欠陥が
発生するのを防止することができる。その結果、この結
晶欠陥に起因するリーク電流の発生を抑えることができ
る。
第３図Ａ及び第３図Ｂは本発明の第２実施例を示す。
二の第２実施例においては、第１実施例と同様にして第
１図Ｂに示す工程まで工程を進めた後、熱拡散法やイオ
ン注入法などにより多結晶Ｓｉ膜４の上部に例えばＰを
高濃度にドープする。この後、Ｓｉ３Ｎ４膜３をエツチ
ング除去する。この状態を第３図Ａに示す、第３図Ａに
おいて、多結晶５ｉＷＩ４の上部にドープされたＰを×
で示す。
１図Ｂに示す工程まで工程を進めた後、熱拡散法やイオ
ン注入法などにより多結晶Ｓｉ膜４の上部に例えばＰを
高濃度にドープする。この後、Ｓｉ３Ｎ４膜３をエツチ
ング除去する。この状態を第３図Ａに示す、第３図Ａに
おいて、多結晶５ｉＷＩ４の上部にドープされたＰを×
で示す。
次に、熱酸化法により多結晶Ｓｉ膜４を酸化する。
この場合、多結晶Ｓｉ膜４の上部に高濃度にドープされ
たＰによりこの多結晶Ｓｉ膜４の上部では増速酸化が起
きる。このため、この多結晶５１Ｍ４の上部の酸化速度
は、この多結晶Ｓｉ膜４・の側壁の酸化速度の２〜３倍
程度に大きくなる。その結果、第３図Ｂに示すように、
多結晶Ｓｉ膜４の側壁に膜厚が例えば１０００人程度０
Ｓ４０ｇ膜が形成された時点で、この多結晶Ｓ３膜４の
上に膜厚が例えば約２０００〜３０００形成度のフィー
ルドＳｉＯ２膜６が形成される。この場合、横方向への
酸化の進行を抑えるために、多結晶Ｓｉ膜４は完全に酸
化せず、その一部は残しておくようにする。
たＰによりこの多結晶Ｓｉ膜４の上部では増速酸化が起
きる。このため、この多結晶５１Ｍ４の上部の酸化速度
は、この多結晶Ｓｉ膜４・の側壁の酸化速度の２〜３倍
程度に大きくなる。その結果、第３図Ｂに示すように、
多結晶Ｓｉ膜４の側壁に膜厚が例えば１０００人程度０
Ｓ４０ｇ膜が形成された時点で、この多結晶Ｓ３膜４の
上に膜厚が例えば約２０００〜３０００形成度のフィー
ルドＳｉＯ２膜６が形成される。この場合、横方向への
酸化の進行を抑えるために、多結晶Ｓｉ膜４は完全に酸
化せず、その一部は残しておくようにする。
以上のように、この第２実施例によれば、多結晶Ｓｉ膜
４の上部にＰを高濃度にドープし、この多結晶Ｓｉ膜４
を酸化する際にこのＰが高濃度にドープされた部分で増
速酸化が起きることを利用してフィールド５ｉＯｚ膜６
を形成しているので、横方向への酸化の進ｊテを最小限
に抑えることができ、このためフィールド５ｉＯｚ膜６
の端部にバーズビークが形成されるのをほぼ完全に抑え
ることができる。
４の上部にＰを高濃度にドープし、この多結晶Ｓｉ膜４
を酸化する際にこのＰが高濃度にドープされた部分で増
速酸化が起きることを利用してフィールド５ｉＯｚ膜６
を形成しているので、横方向への酸化の進ｊテを最小限
に抑えることができ、このためフィールド５ｉＯｚ膜６
の端部にバーズビークが形成されるのをほぼ完全に抑え
ることができる。
第４図Ａ及び第４図Ｂは本発明の第３実施例を示す。
この第３実施例においては、第４図Ａに示すように、Ｓ
ｔ基板１上に例えば膜厚が５００λ程度の５ｉＯ１膜２
及び例えば膜厚が２０００人程度０多結晶Ｓｉ膜４を形
成した後、この多結晶Ｓｉ膜成膜上上えば膜厚が１５０
０〜２０００Å程度のＳｉ３Ｎ４膜３を形成し、このＳ
ｉ３Ｎ、膜３をエツチングにより所定形状にパターンニ
ングする。
ｔ基板１上に例えば膜厚が５００λ程度の５ｉＯ１膜２
及び例えば膜厚が２０００人程度０多結晶Ｓｉ膜４を形
成した後、この多結晶Ｓｉ膜成膜上上えば膜厚が１５０
０〜２０００Å程度のＳｉ３Ｎ４膜３を形成し、このＳ
ｉ３Ｎ、膜３をエツチングにより所定形状にパターンニ
ングする。
次に、例えばＣＶＤ法やプラズマＣＶＤ法により全面に
例えば膜厚が２０００〜３０００人程度のＳｉｎ、形成
ＳｉＮ膜を形成した後、この膜を例えばＲＩＥ法により
基板表面と垂直方向にエツチングする。これによって、
第４図Ｂに示すように、Ｓｉ＋Ｎａ膜３の側壁に５ｉｆ
ｔ膜や５ｉＮｌｌから成るサイドウオール９が形成され
る。この後、熱拡散法やイオン注入法などにより、サイ
ドウオール９に対して自己整合的に例えばＰを多結晶Ｓ
ｉ＃４に高濃度にドープする。
例えば膜厚が２０００〜３０００人程度のＳｉｎ、形成
ＳｉＮ膜を形成した後、この膜を例えばＲＩＥ法により
基板表面と垂直方向にエツチングする。これによって、
第４図Ｂに示すように、Ｓｉ＋Ｎａ膜３の側壁に５ｉｆ
ｔ膜や５ｉＮｌｌから成るサイドウオール９が形成され
る。この後、熱拡散法やイオン注入法などにより、サイ
ドウオール９に対して自己整合的に例えばＰを多結晶Ｓ
ｉ＃４に高濃度にドープする。
次に、サイドウオール９をエツチング除去して、第４図
Ｃに示す状態とする。
Ｃに示す状態とする。
次に、熱酸化法により多結晶Ｓｉ膜４を酸化して、第４
図りに示すように、フィールドＳｉｎ、膜６を形成する
。この場合、多結晶５ｉ１１４の上部のうちＰが高濃度
にドープされた部分では増速酸化が起きるため、このＰ
が高濃度にドープされた部分の酸化速度は大きい、一方
、多結晶Ｓｉ膜４のうち、後にフィールドＳｉＯ２膜６
の端部となる部分にはＰがドープされておらず、従って
この部分の酸化速度はＰが高濃度にドープされた部分に
比べて小さい。
図りに示すように、フィールドＳｉｎ、膜６を形成する
。この場合、多結晶５ｉ１１４の上部のうちＰが高濃度
にドープされた部分では増速酸化が起きるため、このＰ
が高濃度にドープされた部分の酸化速度は大きい、一方
、多結晶Ｓｉ膜４のうち、後にフィールドＳｉＯ２膜６
の端部となる部分にはＰがドープされておらず、従って
この部分の酸化速度はＰが高濃度にドープされた部分に
比べて小さい。
以上のように、この第３実施例によれば、フィールド５
１０ｇ膜６の端部となる部分を除いた部分の多結晶Ｓｉ
膜４の上部にＰを高濃度にドープし、この多結晶５１Ｍ
４を熱酸化することによりフィールドＳｉｎ、膜６を形
成しているので、横方向への酸化の進行を有効に抑える
ことができ、従ってフィールドＳｉｎ、膜６の端部にバ
ーズビークが形成されるのをほぼ完全に抑えることがで
きる。これによって、設計ルールがサブミクロンレンジ
に縮小した場合においても狭チャネル効果を抑えること
ができる。さらに、設計ルールがハーフごクロン程度に
縮小した場合においても、フィールドＳｔＯｔ Ｊｌ！
６を形成することができ、これによって素子間分離を
行うことができる。
１０ｇ膜６の端部となる部分を除いた部分の多結晶Ｓｉ
膜４の上部にＰを高濃度にドープし、この多結晶５１Ｍ
４を熱酸化することによりフィールドＳｉｎ、膜６を形
成しているので、横方向への酸化の進行を有効に抑える
ことができ、従ってフィールドＳｉｎ、膜６の端部にバ
ーズビークが形成されるのをほぼ完全に抑えることがで
きる。これによって、設計ルールがサブミクロンレンジ
に縮小した場合においても狭チャネル効果を抑えること
ができる。さらに、設計ルールがハーフごクロン程度に
縮小した場合においても、フィールドＳｔＯｔ Ｊｌ！
６を形成することができ、これによって素子間分離を
行うことができる。
なお、フィールド５ｔｏｔ膜の端部にバーズビークが発
生するのを抑える方法としては、第５図Ａ〜第５図りに
示すような方法もある。すなわち、この例においては、
第１実施例と同様にして第１図Ｂに示す工程まで工程を
進めた後、Ｓｔ、Ｎ、膜３を例えばプラズマエツチング
法などによりエッチングして、第５図Ａに示すように、
例えば約５００形成度の膜厚だけこのＳｉ、Ｎ、膜３を
残す。
生するのを抑える方法としては、第５図Ａ〜第５図りに
示すような方法もある。すなわち、この例においては、
第１実施例と同様にして第１図Ｂに示す工程まで工程を
進めた後、Ｓｔ、Ｎ、膜３を例えばプラズマエツチング
法などによりエッチングして、第５図Ａに示すように、
例えば約５００形成度の膜厚だけこのＳｉ、Ｎ、膜３を
残す。
この後、例えばＬＰＣＶＤ法により全面に例えば膜厚が
１０００大程度のＳｉ＋Ｎａ Ｗｌ！ １０を形成する
。なお、このＬＰＣＶＤ法により形成されたＳｉ３Ｎ、
膜１０の代わりに、プラズマＣＶＤ法により形成された
ＳｉＮ膜や５ｉＯＮ膜などを用いてもよい。
１０００大程度のＳｉ＋Ｎａ Ｗｌ！ １０を形成する
。なお、このＬＰＣＶＤ法により形成されたＳｉ３Ｎ、
膜１０の代わりに、プラズマＣＶＤ法により形成された
ＳｉＮ膜や５ｉＯＮ膜などを用いてもよい。
次に、Ｓｉ、Ｎ、膜１０を例えばＲＩＥ法により基板表
面と垂直方向にエツチングして、多結晶Ｓｉ膜４の側壁
にサイドウオール状のＳｉｓ Ｎ ＝ Ｍ １０を形成
する。
面と垂直方向にエツチングして、多結晶Ｓｉ膜４の側壁
にサイドウオール状のＳｉｓ Ｎ ＝ Ｍ １０を形成
する。
次に、熱酸化法により多結晶Ｓｉ膜４を酸化して、第５
図Ｃに示すように、フィールドｓｉＯｚ Ｍ！！ ６を
形成する。
図Ｃに示すように、フィールドｓｉＯｚ Ｍ！！ ６を
形成する。
この後、サイドウオール状の５ｉｓＮａ膜１０及びＳｉ
、Ｎ、膜３をエツチング除去して、第５図りに示す状態
とする。
、Ｎ、膜３をエツチング除去して、第５図りに示す状態
とする。
この例によれば、多結晶Ｓｉ膜４の側壁にサイドウオー
ル状のＳｉ３Ｎ、膜ＩＯが形成されているので、この多
結晶Ｓｉ膜４の側壁が酸化されるのを防止することがで
きる。このため、横方向への酸化の進行がほとんど生じ
ることがなく、従って上述の第１、第２及び第３実施例
と同様にフィールド５１０ｇ膜６の端部にバーズビーク
が形成されるのを有効に抑えることができる。さらに、
この例によれば次のような利点もある。すなわち、この
例においては、サイドウオール状のＳｉ３Ｎ、膜１０及
びＳｉｓ Ｎ ａ膜３が酸化マスクとなるが、これらの
５ｉ３Ｎａ Ｍ １０及びＳｉ、Ｎ４膜３が重なった部
分を除いた大部分の領域ではこの酸化マスクは薄い５ｉ
ｓＮ、膜３だけとなる。このため、熱酸化時にＳｉ基板
１に発生する応力を低減することができ、従ってＳｉ基
基板中中結晶欠陥が発生するのを有効に防止することが
できる。
ル状のＳｉ３Ｎ、膜ＩＯが形成されているので、この多
結晶Ｓｉ膜４の側壁が酸化されるのを防止することがで
きる。このため、横方向への酸化の進行がほとんど生じ
ることがなく、従って上述の第１、第２及び第３実施例
と同様にフィールド５１０ｇ膜６の端部にバーズビーク
が形成されるのを有効に抑えることができる。さらに、
この例によれば次のような利点もある。すなわち、この
例においては、サイドウオール状のＳｉ３Ｎ、膜１０及
びＳｉｓ Ｎ ａ膜３が酸化マスクとなるが、これらの
５ｉ３Ｎａ Ｍ １０及びＳｉ、Ｎ４膜３が重なった部
分を除いた大部分の領域ではこの酸化マスクは薄い５ｉ
ｓＮ、膜３だけとなる。このため、熱酸化時にＳｉ基板
１に発生する応力を低減することができ、従ってＳｉ基
基板中中結晶欠陥が発生するのを有効に防止することが
できる。
以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施例における各種の膜の膜厚は一例に
過ぎず、必要に応じて上述の実施例と異なる膜厚を用い
ることが可能であることは言うまでもない。
過ぎず、必要に応じて上述の実施例と異なる膜厚を用い
ることが可能であることは言うまでもない。
以上説明したように、本発明は、特に、耐酸化膜の間に
半導体膜を形成する工程と、半導体膜を酸化する工程と
を具備することにより、横方向への酸化の進行がほとん
ど生じなくなり、これによってフィールド酸化膜の端部
にバーズビークが形成されるのをほぼ完全に抑えること
ができる。
半導体膜を形成する工程と、半導体膜を酸化する工程と
を具備することにより、横方向への酸化の進行がほとん
ど生じなくなり、これによってフィールド酸化膜の端部
にバーズビークが形成されるのをほぼ完全に抑えること
ができる。
また、本発明は、特に、耐酸化膜の間に半導体膜を形成
する工程と、半導体膜の上部に所定の不純物をドープす
る工程と、半導体膜を酸化する工程とを具備するので、
横方向への酸化の進行を最小限に抑えることができ、こ
れによってフィールド酸化膜の端部にバーズビークが形
成されるのをほぼ完全に抑えることができる。
する工程と、半導体膜の上部に所定の不純物をドープす
る工程と、半導体膜を酸化する工程とを具備するので、
横方向への酸化の進行を最小限に抑えることができ、こ
れによってフィールド酸化膜の端部にバーズビークが形
成されるのをほぼ完全に抑えることができる。
第１図Ａ〜第１図りは本発明の第１実施例を工程順に説
明するための断面図、第２図は酸化マスクの他の例を示
す断面図、第３図Ａ及び第３図Ｂは本発明の第２実施例
を工程順に説明するための断面図、第４図Ａ〜第４図り
は本発明の第３実施例を工程順に説明するための断面図
、第５図Ａ〜第５図りはフィールドＳｉｎ、膜の端部に
バーズビークが形成されるのを抑えるための他の例を工
程順に説明するための断面図、第６図は従来のＬＯＣＯ
Ｓ法を説明するための断面図、第７図は従来の５ＥＰＯ
Ｘ法を説明するための断面図である。 図面における主要な符号の説明 １：Ｓｉ基板、 ２ ： Ｓｉｏｗ Ｍ、 ３ ：
５ｉｓＮａ膜、 ４：多結晶Ｓｉ膜、 ６：フイー
ルドＳｔｏｗ膜。
明するための断面図、第２図は酸化マスクの他の例を示
す断面図、第３図Ａ及び第３図Ｂは本発明の第２実施例
を工程順に説明するための断面図、第４図Ａ〜第４図り
は本発明の第３実施例を工程順に説明するための断面図
、第５図Ａ〜第５図りはフィールドＳｉｎ、膜の端部に
バーズビークが形成されるのを抑えるための他の例を工
程順に説明するための断面図、第６図は従来のＬＯＣＯ
Ｓ法を説明するための断面図、第７図は従来の５ＥＰＯ
Ｘ法を説明するための断面図である。 図面における主要な符号の説明 １：Ｓｉ基板、 ２ ： Ｓｉｏｗ Ｍ、 ３ ：
５ｉｓＮａ膜、 ４：多結晶Ｓｉ膜、 ６：フイー
ルドＳｔｏｗ膜。
Claims (2)
- （１）半導体基板上に酸化膜を介して所定形状の耐酸化
膜を形成する工程と、 上記耐酸化膜の間に半導体膜を形成する工程と、上記半
導体膜を酸化する工程と を具備することを特徴とする半導体装置の製造方法。 - （２）半導体基板上に酸化膜を介して所定形状の耐酸化
膜を形成する工程と、 上記耐酸化膜の間に半導体膜を形成する工程と、上記半
導体膜の上部に所定の不純物をドープする工程と、 上記半導体膜を酸化する工程と を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6998990A JPH03270133A (ja) | 1990-03-20 | 1990-03-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6998990A JPH03270133A (ja) | 1990-03-20 | 1990-03-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03270133A true JPH03270133A (ja) | 1991-12-02 |
Family
ID=13418590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6998990A Pending JPH03270133A (ja) | 1990-03-20 | 1990-03-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03270133A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760955A (en) * | 1995-04-06 | 1998-06-02 | Philips Electronics North America Corporation | Rear projection screen with reduced speckle |
-
1990
- 1990-03-20 JP JP6998990A patent/JPH03270133A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760955A (en) * | 1995-04-06 | 1998-06-02 | Philips Electronics North America Corporation | Rear projection screen with reduced speckle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5393692A (en) | Recessed side-wall poly plugged local oxidation | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| US5453397A (en) | Manufacture of semiconductor device with field oxide | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| JPS63300526A (ja) | 半導体装置の製造方法 | |
| JPH03270133A (ja) | 半導体装置の製造方法 | |
| JPH06342911A (ja) | 半導体装置の製造方法 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| JPS60161632A (ja) | 半導体装置及びその製造方法 | |
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| JPS59202648A (ja) | 半導体装置の製造方法 | |
| JPS63197365A (ja) | 半導体装置の製造方法 | |
| KR960014450B1 (ko) | 반도체 소자 격리방법 | |
| KR100253268B1 (ko) | 반도체 소자 절연방법 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| KR100455735B1 (ko) | 반도체소자의소자분리막형성방법 | |
| JPS5910236A (ja) | 半導体装置の製造方法 | |
| JPS63268259A (ja) | 選択酸化方法 | |
| JPH05136123A (ja) | 素子分離方法 |