JPH0326572B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、演算増幅器及びレベル検出器を中に
持つ電流から周波数への変換回路に関する。さら
に詳しくは、本発明は、定電圧に接続する非変換
入力及び演算増幅器の出力に接続するレベル検出
器が所定の電圧レベルを検出した時に導通が切
れ、演算増幅器の出力が第２の所定の電圧レベル
に達するまで導通しない出力をもつ電流から周波
数への変換回路（コンバーター）に関する。

電流から周波数への変換回路は、従来技術で
は、知られていないが、電圧から周波数への変換
回路は、知られている。バー・ブラウン（Burr
−Brown）によつて作られたVFC32として一般
に知られる電圧から周波数への変換回路は、その
電圧入力と演算増幅器の負の入力の間に抵抗を有
している。また、演算増幅器の負の入力には、容
量素子も接続され、この容量素子の反対側の端
は、演算増幅器の出力に接続している。

演算増幅器の負の入力は、スイツチを介し定電
流シンクにも接続している。通常は開状態である
スイツチは、選択的に開路を形成するか又は、定
電流シンクを作動させる。演算増幅器の出力は、
比較回路の負の入力に接続している。演算増幅器
の正の入力と同様に、比較回路の正の入力は接地
されている。比較回路の出力は、ワン シヨツト
デバイスの入力に接続する。ワン シヨツトデバ
イスの出力は、ワン シヨツトデバイスがアクテ
イブになる時、スイツチを閉じ、比較回路の出力
によつて演算増幅器が接地電位又は、それにほぼ
近い電位であることが示される時、既知の継続期
間のパルスをトランジスタを通して与えるように
接続する。操作上は、スイツチが閉じている時、
演算増幅器の出力は、所定の値まで上昇する。次
にスイツチが開いて、電圧から周波数への変換回
路に接続する入力に与えられる電圧に応答する演
算増幅器の出力は、入力における電圧レベルに比
例した割合で所定の値から下つてゆく。電圧レベ
ルがゼル付近である時は、比較回路はワン シヨ
ツトデバイスにパルスを発生するように指示し、
さらにこれによつてスイツチが閉じて接地するよ
う切換わる。増幅器の負の入力に接続する定電流
シンクは、入力増幅器の出力を所定の値に達する
まで増加させる。故に、ワン シヨツトデバイス
の出力に発生するパルスの周波数は、電圧から周
波数への変換回路に対する入力に存在する電圧レ
ベルに比例する。

従来技術の構造では、入力に与えられた電流レ
ベルにほぼ比例する周波数を持つデジタルパルス
の流れを発生させる電流から周波数への変換回路
を説明するものは１つも存在していない。

本発明の電流から周波数への変換回路では、そ
の入力端子において電流を受けとつている。電流
から周波数への変換回路の入力端子は、その中の
演算増幅器の負の入力に接続する。演算増幅器に
接続する正の入力は接地点に（又は、選択的に低
インピーダンスのバイアス電圧に）接続される。

演算増幅器の出力は、フイードバツク容量素子
の一方の端に接続され、そのもう一方の端は、演
算増幅器の負の入力に接続される。演算増幅器の
出力は、レベル検出器にも接続される。レベル検
出器は、演算増幅器の出力が第１の所定電圧レベ
ルに達すると、出力信号を発生し、演算増幅器の
出力が第２の所定電圧レベルに達すると出力信号
の発生を中断する。レベル検出器の出力は、第１
及び第２のスイツチとワン シヨツトデバイスに
接続される。ワン シヨツトデバイスの出力は、
電流から周波数への変換回路の出力でもある出力
端子に接続される。レベル検出器から与えられる
出力信号によつて、第１及び第２のスイツチは、
開状態から閉じた状態に変わる。閉状態である
時、第１のスイツチは、演算増幅器の負の入力を
正の入力に接続している。閉じた状態である間、
第２のスイツチがフイードバツク容量素子におけ
るエネルギーを変化させている。開状態にある場
合、第１及び第２のスイツチは、開路を形成す
る。ワン シヨツトデバイスから出力端子への出
力は、デジタルパルスの流れで与えられる。この
デジタルパルスの流れは、電流から周波数への変
換回路の入力端子に与えられる電流の量に直接比
例する周波数を持つ。電流から周波数への変換回
路の入力としては、どのような電流ソースでも使
用できるが、例えばフオトダイオードであつても
良い。第１及び第２のスイツチが閉じている時、
エネルギーは、演算増幅器の入力と出力の間に接
続するフイードバツク容量素子から流出するので
演算増幅器の変換入力を実質上、非変換入力のレ
ベルに維持しながら、演算増幅器の出力の電圧レ
ベルを急速に下げることができる。

本発明による第１の利点は、演算増幅器の入力
の電流量に比例する周波数を持つデジタルパルス
の流れを出力に供給する電流から周波数への変換
回路を提供することである。

本発明による他の利点は、比較的わずかな量の
電流入力に反応する電流から周波数への変換回路
を提供することである。

本発明による他の利点は、入力電流の１倍から
5000倍までの変化に対応するより広いダイナミツ
クレンジにわたり正確な周波数を発生できる能力
を持つ電流から周波数への変換回路を提供するこ
とである。

本発明による他の利点は、入力電流源と平列な
容量素子を用いて操作することが可能な電流から
周波数への変換回路を提供することである。

本発明による他の利点は、単一の供給電圧及び
接地電圧を用いる電流から周波数への変換回路を
提供することである。

また、本発明による利点は、低価格の演算増幅
器を用いる電流から周波数への変換回路を提供す
ることである。

本発明による他の利点は、入力電流の量の変化
に速やかに反応する電流から周波数への変換回路
を提供することである。

本発明のまた他の利点は、非変換入力に切り換
え可能な変換入力、及び導通を切ることでフイー
ドバツク容量素子を放電することのできる出力を
有する演算増幅器を含む回路を提供することであ
る。

以下図を参照し実施例に関連して本発明を詳細
に説明する。

添付図面、特にその中の第１図を参照すると入
力端子１２及び出力端子１４を持つ電流から周波
数への変換回路１０が示されている。電流から周
波数への変換回路１０は、演算増幅器１６、レベ
ル検出器１８、ワン シヨツトデバイス２０、フ
イードバツク容量素子２２、スイツチ２４及びス
イツチ２６も有している。

フオトダイオード２８は、一方で入力端子１２
と接続し、反対側のもう一方で接地点と接続して
いる。フオトダイオード２８は、第１図において
電流ソース３０ダイオード３２及び容量素子３４
として示されている。光がフオトダイオード２８
の表面に当たる時、電流ソース３０によつて電流
の流れが生じる。フオトダイオードの表面に当た
る光エネルギーの量が大であればある程、もつと
たくさんの電流が電流ソース３０によつて発生さ
れる。ダイオード３２のカソードが端子１２に接
続されアノードは接地点に接続される。容量素子
３４は、一方の端が端子１２に接続し反対側のも
う一方の端が接地点に接続する。容量素子３４は
フオトダイオードの寄生容量を示している。電流
ソース３０によつて発生した電流は、入力端子１
２から接地点へと流れる。入力端子１２は、演算
増幅器１６の負の（変換）入力に接続され、また
容量素子２２の一方の端にも、さらにスイツチ２
４の電極にも接続される。演算増幅器１６の正の
（非変換）入力は接地点に接続される。容量素子
２２の入力端子１２と接続する方と反対側の端
は、演算増幅器１６の出力に接続される。

演算増幅器１６の出力は、レベル検出器１８へ
の入力として接続される。レベル検出器１８は、
演算増幅器１６の出力に存在する電圧レベルを検
出し、操作的増幅器の出力が第１の所定の電圧レ
ベルに達する時出力信号を発生する。レベル検出
器１８は演算増幅器１６の出力が第２の所定電圧
レベルに達するまで出力信号を発生しつづける。
本実施例における、レベル検出器の出力は、出力
信号として接地電圧に比較して高い電圧レベルを
発生する。この高い出力信号がワン シヨツトデ
バイス２０に接続される。このワン シヨツトデ
バイス２０は、パルス成形回路として使われてい
て、スイツチ２４及び２６を作動させる為に接続
されている。レベル検出器１８によつて発生した
パルスが残りの回路に関して充分な振幅を持つて
いる場合、ワン シヨツトデバイス２０を省くこ
とができ、レベル検出器１８の出力信号は、デジ
タルパルスの流れを作り出し出力端子１４に接続
される。レベル検出器１８からの高電圧出力信号
は、スイツチ２４及び２６を開状態から閉状態に
変える。

スイツチ２４の一方の電極は、上記のように入
力端子１２に接続され、もう一方の電極は、接地
点に接続される。スイツチが閉じられるとき入力
端子１２は接地される。スイツチ２６の一方の電
極も、接地点に接続され、もう一方の電極は、演
算増幅器１６の出力回路に接続される。レベル検
出器１８の出力が出力信号を発生する時、スイツ
チ２４及び２６は通常の状態である開状態から閉
状態にうつり、入力端子１２と、接地点に接続さ
せる。演算増幅器１６の出力は、導通が切れ、ス
イツチ２６が閉じると容量素子２２のエネルギー
は変化する。

レベル検出器１８が出力信号を発生する時、ワ
ン シヨツトデバイス２０は、既知の継続期間の
パルスを発生させてこれに応答する。この既知の
継続期間は、出力が接続される（図に示していな
い）他の装置によつて検知されるのに充分なもの
である。しかしながら、ワン シヨツトデバイス
２０によつて発生したパルスはレベル検出器１８
によつて発生したパルスの最大周波数にこのパル
スが重らないような持続期間を持つ。更に、ワン
シヨツトデバイス２０は、レベル検出器１８か
ら接続される最新の出力信号に応じてパルスを発
生しまたもどるまでと、レベル検出器１８から次
の出力信号をうけとるまでの間の時間間隔を充分
に持つように構成されなくてはならない。第１図
で示す様に、２つの別々な接地電極が設けられて
いて、１つは、光検出器及び演算増幅器に接続さ
れもう一方は、レベル検出器及びワン シヨツト
デバイスに接続している。アナログ接地及びデジ
タル接地を別々に設けると有効であることがわか
つている。また、演算増幅器１６がゼロに近い入
力オフセツト電圧を持つと有効であることもわか
つている。演算増幅器１６、レベル検出器１８及
びワン シヨツトデバイス２０に電力を供給する
為、電力供給ソース（図示せず）が端子３６に接
続している。

第２図は、わずかな改変を含むものであるが第
１図で示す電流から周波数への変換回路１０をさ
らに詳しく示す図である。端子１２はダイオード
４０のカソード、ダイオード４２のアノード、
FET４６のゲート及びNPNトランジスタ４８の
エミツタに接続している。トランジスタ４８が第
１図のスイツチ２４の機能を行つている。ダイオ
ード４０のアノード及びダイオード４２のカソー
ドは接地点に接続される。電流ソース５０は
FET４６及び５８のソースに接続される。電流
ソース５２は、NPNトランジスタ６４のコレク
タ、NPNトランジスタ６６のベース、容量素子
６８の一方の端及びNPNトランジスタ７０及び
７２のコレクタに接続される。トランジスタ４８
のコレクタは接地点に接続される。電力供給源
（図示せず）に接続する端子３６は、定電流ソー
ス５０及び５２に接続される。トランジスタ７０
及び７２のエミツタ及びFET５８のゲートは接
地点に接続される。補償キヤパシタ６８の反対側
の端は、トランジスタ７０及び７２のベースに、
またNPNトランジスタ７４のコレクタに接続さ
れる。FET５８のドレインもトランジスタ７４
のコレクタに接続される。トランジスタ７４のエ
ミツタは抵抗７６を通つて接地点に接続する。ト
ランジスタ７４のベースは、NPNトランジスタ
７８のベースにまたFET４６のドレインに接続
される。トランジスタ７８のエミツタは抵抗８０
を通じ接地点に接続される。

トランジスタ６６のコレクタは、端子３６に接
続され、そのエミツタはNPNトランジスタ８２
のベースに、また抵抗８４を介し接地点に接続さ
れる。トランジスタ８２のコレクタは、端子３６
に接続され、そのエミツタは、抵抗８６を通じ接
地点に接続される。トランジスタ８２のエミツタ
は、レベル検出器１８の入力にも接続され、演算
増幅器１６の増幅された出力を有している。トラ
ンジスタ６４は、第１図で示すスイツチ２６を有
している。トランジスタ６４のエミツタは接地点
に接続される。容量素子２２はトランジスタ８２
のエミツタと入力端子１２の間に接続される。

レベル検出器１８は、NPNトランジスタ９２
のベースにおける抵抗９０を通じて操作的増幅器
１６内のトランジスタ８２のエミツタの出力を受
けとつている。トランジスタ９２のベースは、抵
抗９４を通じて接地点にまた抵抗９６を通じて
NPNトランジスタ９８のコレクタにも接続され
る。トランジスタ９８のエミツタは、抵抗１００
を通じて接地点に接続される。トランジスタ９８
のベースは、抵抗１０２を通じてトランジスタ９
２のコレクタに接続される。トランジスタ９２の
エミツタは接地点に接続される。トランジスタ９
２のコレクタも、抵抗１０４及び１０５通じ
NPNトランジスタ１０７及び１０８のベースに
それぞれ接続される。トランジスタ９２のコレク
タは、抵抗１１０を通じ端子３６に接続される。
トランジスタ１０７のコレクタは、抵抗１１２を
通じ端子３６に接続され、トランジスタ１０７の
エミツタは、接地点に接続される。トランジスタ
１０７のコレクタはトランジスタ６４のベースに
も接続される。トランジスタ１０８のエミツタ
は、接地点に接続されそのコレクタは抵抗１１３
を通じ端子３６にまたワン シヨツトデバイス２
０の抵抗１１４に、さらに抵抗１１５を通じトラ
ンジスタ４８のベースに接続される。抵抗１１４
に接続するトランジスタ１０８の出力はレベル検
出器１８の出力である。

ワン シヨツトデバイス２０内において、抵抗
１１４がNPNトランジスタ１１６のベースに接
続される。トランジスタ１１６のコレクタは、定
電流ソース１１８を通じ端子３６に、容量素子１
２０の一方の端に、またNPNトランジスタ１２
２のベースに接続される。トランジスタ１１６の
エミツタは接地点に接続される。トランジスタ１
２２のコレクタは、端子３６に接続され、そのエ
ミツタは抵抗１２４を通じ接地点にまた抵抗１２
６を通じNPNトランジスタ１２８のベースに接
続される。容量素子１２０のもう一方の端は、接
地点に接続される。トランジスタ１２８のエミツ
タは接地点に接続され、そのコレクタは、NPN
トランジスタ１３０のベース及び抵抗１３２を介
して端子３６に接続される。トランジスタ１３０
のコレクタは端子３６に接続され、そのエミツタ
は、電流から周波数への変換回路１０の出力端子
１４及び抵抗１３４を通じ接地点に接続される。

トランジスタ４８及び６４が導通している場
合、入力端子１２に存在する電流は、トランジス
タ４８を通つて接地点の方にシヤントされ流れて
しまい、容量素子２２にあるエネルギーは、抵抗
８６等を通つて接地点へとシヤントされ流れこ
む。トランジスタ６４は、トランジスタ６６のベ
ースを実質上の接地電圧に維持している。故に、
演算増幅器１６の出力は、有効に導通が切られ、
抵抗負荷器８６等によつて接地電圧に引き下げら
れる。増幅器の入力は、接地電圧へと切りかわ
る。このことによつてPMOS FET４６及び５８
のゲートには、ほぼゼロのバイアス電圧が加えら
れる。

トランジスタ４８及び４６のスイツチが切れる
時、端子１２に存在する電流によつてFET４６
の導通はさらによくなりこれによつてトランジス
タ７４のベースにはさらに高い正の電圧が与えら
れる。FET５８を通る電流が増加すると、トラ
ンジスタ７０及び７２のベースに於る電圧レベル
は、低下する。低下したトランジスタ７０及び７
２ベースにおける電圧レベルはトランジスタ７０
及び７２によつて逆転され、このことによつてト
ランジスタ６６のベースに存在する電圧レベルが
上昇する。この電圧はトランジスタ６６のベース
に与えられこれによつてトランジスタ８２のベー
スの電圧が上がる。トランジスタ８２のベースに
与えられる電圧レベルが上昇するので、レベル検
出器１８に対する出力の電圧が上がる。本明細書
で示す容量素子２２をいつしよに持つ演算増幅器
は、入力電流の時間積分に比例する出力を持つ積
分回路を形成する。故にレベル検出器１８に接続
するトランジスタ８２の出力は、実質上入力端子
１２における電流の量及び容量素子２２の値に比
例して傾斜する変化率を持つ。即ち、操作的増幅
器からの出力の電圧レベルにおける変化の割合
は、入力端子１２における電流の量及び容量素子
２２の値に比例する。

トランジスタ８２の出力に発生するより一層高
い電圧は、抵抗９０を通して低くされた後でトラ
ンジスタ９２のベースに供給される。電圧レベル
がトランジスタ９２を導通させるのに充分な高さ
まで達した時、これによつて通常は導通している
このトランジスタのベースを引き上げ、抵抗９０
にわたる電圧降下を減少させる。同時に、トラン
ジスタ１０７及び１０８のベース電圧は低下し、
さらにこれらのトランジスタは導通が切れる。こ
れによつてトランジスタ４８及び６４のベースに
は高電圧信号が与えられるのでこれらのトランジ
スタがオンになる。オンの状況にある時、トラン
ジスタ４８は入力端子１２を接地点に接続し、ト
ランジスタ６４は、トランジスタ６６のベースを
接地点に接続する。故に、演算増幅器１６の出力
は作動しなくなり、容量素子２２に蓄積されたエ
ネルギーの一部は、抵抗８６等を通つて流出す
る。操作的増幅器１６の出力における電圧レベル
は、急速に下がり、ある点で第１の所定の電圧レ
ベルより低い第２の所定の電圧レベルまで達する
ことによつて、トランジスタ９２はオフとなり再
度トランジスタ９８はオンに切り換わる。トラン
ジスタ１０７及び１０８もオンになり、このこと
によつてトランジスタ４８及び６４のベースは、
接地電圧に接続されるので、これらのトランジス
タはオフになる。演算増幅器１６の出力が第１の
所定の電圧レベルから第２の所定の電圧レベルに
下がるまでの時間的な期間は、第２の所定の電圧
レベルから第１の所定の電圧レベルまで演算増幅
器の出力が上がるまでにかかる時間に比較すると
非常にわずかな期間ですむ。例えば、第１及び第
２の電圧レベルは1.1ボルトから1.4ボルトまでを
使うことができる。この型の電圧範囲を使うこと
が出力電圧が急激に下がる時に起こり得る演算増
幅器の飽和の防止に有効であることがわかつてい
る。

トランジスタ１０８のコレクタから抵抗１１４
に接続されるレベル検出器１８の出力に於る短い
出力信号はワン シヨツトデバイス２０内のトラ
ンジスタ１１６のベースに対する入力である。ト
ランジスタ１１６は導通するとこのトランジスタ
のコレクタに於る電圧レベルは、接地電圧に接近
する。電圧レベルが低くなる為トランジスタ１２
２はオフになる。トランジスタ１２２がオフにな
ると、トランジスタ１２８のベースに於る電圧レ
ベルが低下し、このことによつてトランジスタ１
２８はオフになる。トランジスタ１２８がオフに
なると、高い電圧レベルがトランジスタ１３０の
ベースに与えられ、これを導通するようになるの
で、出力端子１４には高い電圧レベルが与えられ
る。

比較的短期間の間に、トランジスタ１０８がオ
フに切り換わると、トランジスタ１１６も導通が
切れ、電流ソース１１８によつて容量素子１２０
には電荷が蓄積され始める。従つて、容量素子
は、ある一定の期間、容量素子１２０の値及び電
流ソース１１８で決定される。比較的低い電圧レ
ベルにトランジスタ１２２のベースを維持する。
トランジスタ２２２が再び導通するようになる
と、このことによつてトランジスタ１２８がオン
になるのでトランジスタ１３０がオフになる。ト
ランジスタ１３０がオフである時には、端子１４
に対する出力としては、低い電圧レベルが提供さ
れる。故に、ワンシヨツトデバイス２０は、レベ
ル検出器１８の出力パルスよりかなり長い継続期
間を持つ出力パルスを提供する。例えば、レベル
検出器１８の出力波形は100マイクロ秒のオーダ
ーのパルスを有することができ、ワン シヨツト
デバイス２０によつて形成されるパルスは、２マ
イクロ秒のオーダーの継続期間を持つ。電流から
周波数への変換回路１０のダイナミツクレンジ
は、その最低値から少くともその値の5000倍の値
までの範囲における入力電流の変化に充分に正確
な対応が可能な、最低から最高までの周波数レン
ジを有している。変換回路の最低周波数は一般的
には約50Hzであり最高周波数は、250kHzである。
フオトダイオード２８から与えられる電流は、一
般的には、1NAから5μAまでの範囲を変化する。

第１図で示すスイツチ２４及び２６の配置の第
２の実施例を第３図に示す。第３図において、レ
ベル検出器（第１図に示す）から接続される出力
パルスを受けとるようにFET１４０が接続され
ている。もう１つのFET１４２もまたそのゲー
トがレベル検出器１８の出力に接続される。
FET１４２のソース及びドレインは入力端子１
２と接地点の間に接続される。従つて、FET１
４２がオンになると、入力端子１２は接地点と接
続される。FET１４０のソースとドレインは容
量素子２２を介して接続される。レベル検出器１
８から与えられる出力パルスによつてFET１４
０がオンの状態になつた時、容量素子２２は迂回
（シヤント）される。さらに容量素子は両端とも
FET１４０，１４２を介し接地点に接続される。

オペレーシヨン上では、入力端子１２に存在す
る電流は、演算増幅器１６の負の入力に接続され
る。演算増幅器１６の出力は、レベル検出器１８
及び容量素子２２に与えられる。演算増幅器１６
の出力は、ある所定の電圧レベルからもう１つの
所定の電圧までの変化の勾配を示す。このような
電圧レベルはレベル検出器１８によつて判断され
る。入力端子に与えられる電流が大であればある
程演算増幅器１６の出力が示す勾配は急になる。
演算増幅器１６の出力電圧の傾斜が急になればな
る程、又は変化の割合が高くなるにつれて出力が
第１の所定電圧レベルから第２の所定電圧レベル
に到達する期間は短縮する。演算増幅器１６の出
力電圧の量が高い方の所定電圧レベルに達する
時、レベル検出器１８は、スイツチ２４及び２６
とワン シヨツトデバイス２０に対し出力パルス
を与える。ワン シヨツトデバイス２０は、既知
の継続期間を持つ出力パルスを出力端子１４に発
生する。スイツチ２４及び２６は、閉じ、それぞ
れ入力端子１２を接地点に接続し、容量素子２２
に存在するエネルギーを変化させる。これによつ
て演算増幅器の出力が低い方の所定の電圧レベル
に達するまでフイードバツク容量素子２２からエ
ネルギーが放出される。この時、レベル検出器
は、パルスの発生を停止するのでスイツチ２４及
び２６は開状態になり、演算増幅器の出力は、再
びある電圧レベルから他の電圧レベルまでの勾配
を示し始める。

ワン シヨツトデバイス２０から接続されるパ
ルスはデジタルなパルスの流れを作りだす。

演算増幅器の出力に現われる電圧レベルの変化
の割合は、以下の公式によつて示すことができ
る。

DV／DT＝Ｉ／Ｃ ここで、DVは電圧レベルの変化を示し、DT
は、時間間隔を示し、またＩは入力電流をＣはフ
イードバツク容量の値を示す。周波数は、DTの
逆数に比例する。

従つて、発生されたデジタルなパルスの流れの
周波数は、入力電流の量に比例する。

以上のように、本発明によつて広いダイナミツ
ク範囲における変化に対応できる従来技術にはな
かつた電流から周波数へのコンバータを提供する
ことができる。

本発明は、ここに添付した図面に関連して特定
の例につき説明を行つたが、この他の改変及びこ
こで示したものから離れた変更及びこれから推測
された変更も本発明の主旨内に含まれるものであ
る。

【図面の簡単な説明】

第１図は本発明に従つて構成された電流から周
波数への変換回路のプロツク図である。第２図は
本発明の電流から周波数への変換回路を実施した
回路を詳細に示す図である。第３図は第１図の演
算増幅器の入力と出力にスイツチを設けた他の配
置例を示す図である。

Claims (1)

1. 【特許請求の範囲】 １ 入力電流を受けとる入力端子を持つ電流から
   周波数への変換回路であつて、 (a) 第１及び第２の入力及び出力を持ち上記第２
   の入力は定電圧レベルに接続する第１の手段で
   あつて、上記第１の入力と上記出力の間に接続
   され、上記入力電流の量に比例して第１の所定
   電圧レベルから第２の所定電圧レベルに変化す
   る割合を持つ出力電圧レベルを発生するフイー
   ドバツク容量素子を有する第１の手段と、 (b) 出力信号に応答して上記入力端子を上記定電
   圧レベルに選択的に接続する第２の手段と、 (c) 上記出力信号に応答して、上記フイードバツ
   ク容量素子におけるエネルギーを変化させ、上
   記出力における上記出力電圧レベルを上記第２
   の所定電圧レベルから上記第１の所定電圧レベ
   ルまで変化させる第３の手段と、 (d) 上記出力に接続し、上記出力電圧レベルが上
   記第２の所定電圧レベルである時に上記出力信
   号を発生し、上記出力電圧レベルが上記第１の
   所定電圧レベルになるまで上記入力電流の量に
   比例する周波数を持つ複数の出力信号を発生す
   る第４の手段と、 を有する上記電流から周波数への変換回路。