JPH03263369A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、集積回路製造に関りるものである。

更に詳細には、本発明は、絶縁体上半容体中にトランジ
スタを製造することに関するものである。

「従来の技術」 絶縁体上半導体構造は、しばしば、放！）ｊ線効果に対
する耐性を要求される応用に用いられる。絶縁体上半導
体構造は、サファイアや二酸化シリコン等の絶縁構造上
に形成された通常はシリコンの単結晶半導体層を含んで
いる。この単結晶層は通常、分離した領域またはメナに
分割され、一つのメサ中に形成される部品と他のメサ中
に形成される部品との間の完全な電気的分離を与えるよ
うになっている。絶縁体−［半導体構造は、電気的装置
が基板から分離されていることのために放射線効果に対
して耐性を持つ。アルノア（α）粒子等の放射線粒子が
通常の集積回路に照射されると、その時に発生ずる電気
的装置と基板との間の相互作用のために、その集積回路
の動作にエラーが発生する。絶縁体上半導体構造におい
ては、絶縁層のためにこの相互作用が阻止される。

絶縁体上半導体構造を用いる上での一つの問題点は、電
界効果トランジスタのチャネルに対するボデー効果（ｂ
ｏｄｙ　ｅｆｆｅｃｔ　）である。電界効果トランジス
タは、電圧をチャネルと結合させることによって、ソー
スとドレインの領域間に伝導を弓き起こすことによって
動作する。ソースとドレイン間に導通が発生する点をし
きい値電圧と呼んでいる。チャネルは絶縁された構造中
に形成されるので、捕獲された電荷がしきい値電圧の変
化をもたらすことがあり、そのため電界効果トランジス
タの動作に一貫性を欠くこともある。この効果を避１ノ
るための一般的な手法は、チャネルにアースコンタクト
を設けることである。しかし、浮遊チャネル領域効果が
すべて否定的というわけでもない。例えば、浮遊チャネ
ル領域のために、チャネルを通る、より大きい駆動電流
を得ることができる。このことは、より大きい駆動電流
を持つトランジスタを用いての集積回路の、より高速の
動作を可能とする。本発明は、より大きい駆動電流が有
用な時に、トランジスタの゛オン″状態の間は、チャネ
ル領域の浮遊を前記し、またトランジスタをオフにして
一貫性のあるしきい値電圧を得るべき時には、チャネル
上に制御電圧を供給するようになった、構造と方法を得
ることを目的とする。

「発明の要約−１ 本発明の、ここに開示される実施例は、電界効果トラン
ジスタのチャネルへ与えられる電圧を、能動的に制御す
るための構造と方法を与える。ここに述べられる実施例
では、チャネル領域へつながれたトランジスタが作製さ
れる。このチャネルトランジスタは、主たるチャネル領
域を利用するトランジスタとは逆の伝導型のものである
。チャネルトランジスタのソースはチャネルへつながれ
、チャネルトランジスタのドレインは基１［圧へつなが
れている。同一のゲートが、チャネルトランジスタと主
トランジスタとの制御に用いられる。

主トランジスタを導通させる電圧が印加された峙には、
チャネルトランジスタは非導通であり、チャネルを浮遊
させ、Ｊ：り大きい駆動電流を許容する。他方、主トラ
ンジスタをターンオフさせる電圧が印加された時には、
チャネルトランジスタがターンオンし、チャネル領域を
基準電圧へ固定する。これにより、主トランジスタのし
きい値電圧制御は一貫性を持つことになる。

一つの好適実施例において、主トランジスタのチャネル
はチャネルトランジスタのソースとして用いられ、主ト
ランジスタのゲートはチャネルトランジスタのチャネル
領域上に広がっている。主トランジスタのチャネルと反
苅側の、チャネルトランジスタのチャネル領域上に形成
されたドレイン領域へ、基準電圧が接続される。別の好
適実施例において、ドレイン領域は主トランジスタのソ
ース領域に隣接して位置している。多くの非パス（ｎｏ
ｎ−ｐａｓｓ）　トランジスタ回路において、主トラン
ジスタのソース（よ固定されでいる。本実施例において
は、主トランジスタのソースと、チャネルトランジスタ
のドレインとはお互いに局所的に接続され、より簡潔な
相互接続４１１！造を与えることができる。

「実施例」 第１図は、本発明の一つの実施例の平面図である。第２
図は、第１図に示した実施例の動作を示す電気回路図で
ある。第３Ａ図と第３Ｂ図は、第１図に示した実施例の
Ｗｉｉ面を示す。第４Ａ図から第４に図は、第１図に示
した実施例の製造■稈を示す模式的側面図である。

第１図に示された実施例は、二つの結合されたトランジ
スタを含んでいる。第１のトランジスタは主トランジス
タ５６であり、第２の１〜ランジスタはボデーあるいは
チャネルトランジスタ５８である。この構造は絶縁層１
２上のメサ１４の形に形成される。絶縁層１２は、二酸
化シリコンやりファイア、その他この分野で既知の任意
の絶縁性構造でよい。ゲート４２は、主トランジスタ５
６のソース５４とドレイン５２間の電流を１ｌｉｌｌ＠
する。

ソース５４とドレイン５２は、本発明の本実施例を含む
集積回路中の、電界効果トランジスタの機能を果たすよ
うに他の装置へつながれている。グー　ｈ　４２はチャ
ネル領域３４を流れる電流を制御し、それによってドレ
イン５２からソース５４への電流の制御を行う。チャネ
ル領域３４はｐ型領域で、グー１〜４２に対して自己整
合されて形成されている。Ｐ＋ソースＩ域４８ばそれら
の伝導型が同じことから、チャネル領域３４へ電気的に
つながっている。Ｎチャネル３８はゲート４２によって
制御され、そのゲート４２はドレイン領域４６とソース
領域４８との間の電流を制御する。これらの部品はボデ
ートランジスタ５８を構成している。一般的にドレイン
領域４６は基準電圧へつながれ、ボデートランジスタ５
８がオンの時、チャネル領域３４へ固定された電圧を供
給するｊ；うになっている。第１図の構造は、トランジ
スタ５６がオンの時、チャネル領域３４が浮遊し、トラ
ンジスタ５６を含む回路に対して増大した駆動電流が使
用できるように設計されている。トランジスタ５６がオ
フの時には、チャネル領域３４は基準電圧へつながれ、
トランジスタ５６を含む回路中でのトランジスタ５６の
、予測可能で正確な動作のために有用な、一真性のある
しきい値電圧が得られる。

第２図は、Ｍ１図の構造の電気的動作を示す電気回路図
である。ソース領域５４とドレイン領域５２は集積回路
中の他の装置へつながれている。

ゲート４２は、トランジスタ５６とトランジスタ５８の
両方を制御する。ソース領域４８はトランジスタ５６の
チャネル３４へつながれている。ドレイン領域４６は基
準電圧へつながれている。本実施例で、トランジスタ５
６はｎチャネルトランジスタであり、トランジスタ５８
はｐｆｔネルトランジスタである。ゲート４２へ高電ハ
：が印加されている間は、トランジスタ５８はオフで、
トランジスタ５６はオンである。これによって、チャネ
ル領域は］・ランラスタ５６上から浮遊することが許容
される。ゲート４２に対し低電庇が印加されている間は
、トランジスタ５８がオンで、トランジスタ５６がオフ
である。トランジスタ５８がオンであるので、チャネル
領域３４上の電圧レベルはドレイン領域４６につながる
基準電位によって制御される。

第３Ａ図と第３Ｂ図は、それぞれ第１図の、線ＡＡと１
３８に沿っての断面図である。第３Ａ図から分かるよう
に、基板１０の表面上に絶縁層１２が形成されている。

この特定の実施例において、基板１０は単結晶シリコン
基板であり、絶縁層１２は酸素イオン注入法で形成され
た二酸化シリコン層である。酸素イオン注入法（ＳＩＭ
ＯＸ）についての説明は、米国特許第３，８５５．００
９０ 号および第４．２４１．３５９号に見いだされるであろ
う。メサの端部の表面における伝導を安定化するために
、メサ１４の側壁上に側壁酸化物領域２８が設けられる
。ゲート４２は二酸化シリコン層３０によってチャネル
領域３４と３８から絶縁される。ゲート４２は、第３Ａ
図に示すように、ソース領域４８とドレイン領域４６と
の間の伝導度を制御する。ゲーｉ〜４２はまた、第３Ｂ
図に示すように、ソース領域５４とドレイン領域５２と
の間の伝導度を制御する。

第４Ａ図から第４に図は、第３図に対応した、模式的側
面図であり、そこに示された実施例を作製するために必
要とされる製造工程を示している。

単結晶シリコン基板１０に対して酸素イオンが注入され
、アニールされて絶縁層１２が形成される。

次に、二酸化シリコン層１２上に残存する短結晶シリコ
ン構造を核発生の種領域として、この構造上にエピタキ
シャル層１４の形成が行われる。基板１０および従って
エピタキシャル層１４は、例えば１００結晶方位を用い
たｎまたはｐ型層とな１− る。ドーピング濃度は、ｎ型の場合３ないし６オームセ
ンチメードルで、ｐ型の場合１０ないし１２オ一ムセン
チメートルである。ここに述べた工程ではエピタキシャ
ル層１４がｎ型であると仮定している。

次に、熱酸化法を用いて、約３５０オンダストロームの
厚さに二酸化シリコン層１６の成長が行われる。次に、
低圧気相堆積法によって、約１゜７００オングストロー
ムの厚さに窒化シリコン層１８が堆積される。次に、窒
化シリコン腑１８の上に低圧気相堆積法によって、約３
．２００オングストロームの厚さに二酸化シリコン層２
０が取り付（づられる。次に、二酸化シリコン層２０の
表面上にフォトレジスト層２２が取り付けられる。

既知のりソグラフイ技術を用いてフォトレジスト層２２
が露光され、加工される。フォトレジスト層２２をエッ
チマスクとして、二酸化シリコン層２０、窒化シリコン
層１８、二酸化シリコン層１６がエッチされる。等方的
エッチ特性を示すことで当業者によく知られた反応性イ
オンエツヂング２ 技術を用いて、層１６．１８．２０がエッチされる。

次に、通常の湿式の除去法を用いて、フォトレジスト層
２２が除去される。次に、第４Ｂ図の構造に対して、２
段階のイオン注入が施される。第１の工程は、約３０キ
ロエレクトロンボルトのエネルギーを持つほうが素イオ
ンを、約３×１０１２イオン／　ｃｍ　２の密度に注入
することである。第２の工程は、約８０−１＝ロエレク
トロンボルトのエネルギーを持つほう素イオンを、約５
×１０１２イオン／ＣｌＲ２の密度に注入することであ
る。これによって゛、ＭＳ４Ｂ図に示されたように、チ
ャネルストップ領域１４′が形成される。次に、フッ酸
を用いた湿式燗ガラス（ｄｅｇｌａｚｅ　）法等の任意
のエッチ技術を用いて、二酸化シリコン１ｉｉ２０が除
去される。次に、低圧気相堆積法を用いて、約１，００
０オングストロームの厚さに、二酸化シリコン層２４が
堆積される。次に、塩素をベースガスとした（四塩化炭
素等の）反応性イオンエツチング等の異方性エツチング
工程を用いて、二酸化シリ３ コン層２４のエツチングが行われ、第４Ｄ図に示された
ような側壁酸化物領域２６が形成される。

次に、窒化シリコン層１８、二酸化シリコン層１６、側
壁酸化シリコン図２６が、エピタキシャルシリコン層１
４のエツチングのエッチマスクとして用いられる。エピ
タキシャルシリコン層１４は塩酸を用いた反応性イオン
エツチングを用いてエッチされ、第４Ｅ図に示された構
造が得られる。

第４Ｅ図はメサ１４の端部に沿っての望ましくない伝導
を阻止する側壁保ｉｉ１層１４′を含んでいる。

そのような側壁保護層の形成ば、本出願の譲受人に譲渡
された、１９８８年６月２８日付けのＨａｊｌｏｕｂｉ
ａｎの米国特許第４．７５３，８９６号に示されている
。次に、第４Ｅ図の構造は酸化されて、メサ１４の側壁
上に約２５０オングストロームの厚さの二酸化シリコン
が取り付けられる。更に、約２，５００オングストロー
ムの厚さの二酸化シリコン層が低圧気相堆積法で堆積さ
れ、反応性イオンエッチによってエッチされて、第４Ｆ
図に示されたような側壁二酸化シリコン層２８が得４ られる。以下の図面において、保護領域１４′は、分か
りやすいように図面からは省略されている。

窒化シリコン層１８、二酸化シリコン＠１６、および側
壁領［２６は２段階エツチング工程によって除去される
。すなわち、熱リン酸を用いて窒化シリコン層１８をエ
ッチし、フッ素をベースとする化学雰囲気中での異方性
エツチングによって二酸化シリコン層１６と側壁二酸化
シリコン層２６とを除去する。反応性イオンエツチング
の異方性のため、二酸化シリコン層２８は残存している
。

次に、メサ領域１４の表面の熱酸化によって二酸化シリ
コン層３０の、成長が行われ、第４Ｇ図に示すように、
二酸化シリコン層３０が得られる。次に、通常のフォト
リソグラフィ技術を用いてフォトレジスト層３２が塗布
、パターン加工されて、第４Ｇ図に示されたフォトレジ
スト１１３２の構造が得られる。次に、第４Ｇ図の構造
に対して、約８０キロエレクトロンボルトのエネルギー
を持つ２ ホウ素イオンが、約３．５Ｘ１０　　イオン／　ｃｍ　
２の密度にイオン注入される。これによってｐ領域５ ３４の裏面しきい値電圧が２５ボルト以上に設定される
。また、ρ領ＩＪｌｉ３４の前面しきい値電圧の調整は
、約２５キＤエレクトロンボルトのエネルギーを持つホ
ウ素イオンを、選ばれたしきい値電圧に対応した密度、
イオン注入することによって行われる。フォトレジスト
層３２の端部は、ｐ＋リソース域４８が形成される重な
り領域である、領域Δ中に納まるように選ばれる。この
領域中にｐ十領域４８が形成されるので、領域Δ内での
７オトレジストの位置合わせは厳密でない。

次に、フォトレジスト１ｆｉｊ３２が除去され、第４０
図に示すように、第２の）Ａトロジス１層３６が塗布、
パターン加工される。次に、第４０図の構造に対して、
約２５キロエレクトロンボルトのエネルギーを持つホウ
素イオンが約１．ＯＸ１２ ０　イオン／　ａｎ　”の密度、イオン注入される。こ
れによって、前面しきい値電圧は約−１ボルトに設定さ
れる。次に、約１８０キロエレクトロンボルトのエネル
ギーを持つリンイオンの、約１．２２ Ｘ１０　　イオン／　ｃｍ　２の密度の第２のイオン注
入　６ が行われ、裏面のしきい値電圧が約−１３ボルトに設定
される。当技術分野において良く知られたように、これ
らのイオン注入のエネルギーと密度の組み合わせは、特
定の環境において特定の特性を得るように選ばれる。第
４１−１図に示された構造において、このイオン注入は
ｎチャネル領域３８とｐチャネル領域３４との間に空隙
４０を残す。

これは第４Ｇ図中に示された領域Δ内の領域であって、
ｎチャネル領域３８とｐチャネル領域３４は第４０図に
示されたように空隙を作るか、または集積回路の動作に
対して逆効果をもたらすことなく重なりを持つ。

次に、フォトレジスト層３６が除去され、二酸化シリコ
ン層３０が取り去られ、第２の二酸化シリコン層３１が
、熱酸化法を用いて約２５０オングストロームの厚さに
形成される。次に、多結晶シリコン層４２が約４，５０
０オングストロームの厚さに取り付けられ、パターン加
工されて第４１図に示された構造が得られる。次に、フ
ォトレジスト層４４が取り付けられて、第４Ｊ図に示７ ずようにパターン加工される。次に、第４Ｊ図の構造に
対して約２０キロエレクト［１ンボルトのエネルギーを
持つホウ素イオンが約２×１０１５イオン／　ｃｍ　２
の密度、イオン注入される。このイオン注入によって、
第４Ｊ図に示すように、ソース領域４８とドレイン領域
４６が形成される。次に、フォトレジスト層４４が除去
され、第４に図に示されたように、この１ｉ３Ｔｈの表
面上にフォトレジスト層５０が取り句けられる。次に、
第４に図の構造に対して約１４０キロエレクトロンボル
トのエネルギーを持つリンイオンが約５×１０１４イオ
ン／ｃｔｔｒ２の密度、イオン注入され、更に約１５０
キロエレクトロンボルトのエネルギーを持つ砒素イ５ オンが約３．５Ｘ１０　　イオン／ｃＩｌ＋２の密度、
イオン注入される。これらのイオン注入で第１図に示す
ように、ソース領域５４とドレイン領域５２が形成され
る。こうして、第１図に示された実施例が作製される。

第２の好適実施例の平面図が第５図に示されている。第
５図に示された実施例の動作を示づ電気８ 回路図が第６図に示されている。ＡＡとＢＢに沿って見
た断面が第７Δ図と第７Ｂ図に示されている。第５図に
示された実施例を作製するために必要な製造工程が第８
Ａ図ど第８Ｂ図に示されている。

第５図の実施例は二つのトランジスタ、主トランジスタ
１５６とボデートランジスタ１５８とを含んでいる。主
トランジスタ１５６において、ゲート１４２がソース１
５４とドレイン１５２間の電流を制御する。これはチャ
ネル領域１３４の伝導度を制御することぐ、制御を行う
。チャネル領域１３４はｎチャネル領域１４８と隣接し
ている。

Ｐチャネル領域１３４はボデートランジスタのソースと
して機能し、ｐ十領域１４６がドレインとして機能する
。ｐチャネル領域１３４とｐ＋ドレイン領域１４６との
間の伝導度が、ｎチャネル領域１４８の伝導度を制御す
ることによって、ゲート１４２によって制御される。こ
れはボデートランジスタをａＩＲする。

第５図の構造の電気回路が第６図に示されてぃ９ る。ゲート１４２がｎチャネルトランジスタ１５６とｐ
チャネルトランジスタ１５８の伝導度を制御する。ゲー
ト１４２へ高電圧が印加される時には、ｐチャネルトラ
ンジスタ１５８がオフとなり、ｎチャネルトランジスタ
１５６がオンとなる。ｐチャネルトランジスタ１５８が
オフであるので、チャネル領域１３４は浮遊することを
許容され、トランジスタ１５６によって最大の駆動電流
が供給される。ゲート１４２へ低電圧信号が供給された
時には、ｐチャネルトランジスタがオンとなり、ｎチャ
ネルトランジスタ１５６がオフとなる。ｐチャネルトラ
ンジスタ１５８がオンであるので、チャネル領域１３４
は基準電圧へ固定され、一真性のあるしきい値電圧、お
よび制御可能なオン／オフ特性がトランジスタ１５６に
よって与えられる。

第７Ａ図と第７Ｂ図とは、それぞれ第５図のＡＡとＢＢ
に沿っての断面図である。第７Ａ図から分かるように、
ゲート１４２はチャネル領域１４８の伝導度を、従って
ｐ領域１３４とｐト領域０ １４６との間の伝導度を制御する。第７Ｂ図から分かる
ように、ゲー１−１４２はまたｐ領域１３４の伝導度を
制御し、それによってソース領域１５４とドレイン領域
１５２との間の伝１３ｍを制御する。

第８Ａ図は、第５図に示された実施例を作製するための
中間工程を示す側面図である。第８Ａ図は第４Ｇ図に示
された段階に対応し、第４Ｇ図に示された構造を作製す
るために用いられた工程は第８Ａ図に示された構造を作
製するためにも使用されており、ここで第４Ｇ図の部品
に対応する参照番号に１００を加えた番号が第８Ａ図の
対応する部品に与えられでいる（例えば、側壁酸化物領
域１２８は第４Ｇ図の側壁酸化物領域２８に対応してい
る〉。

第８Ａ図の構造には約１８０キロエレクトロンボルトの
エネルギーを持ち、約１．２Ｘ１０１２イオン／　ｃｍ
　２の密度の、リンイオンの第１のイオン注入が施され
る。これによって裏面しきい値電圧と、一部前面しきい
値電旦の調節が行われる。荊１ 面しきい値電圧は更に、約２５キロエレクトロンボルト
のエネルギーを持ち、約１．４５Ｘ１０１２イオン／　
ａｎ　２の密度の、ホウ素イオンの注入を行うことで調
節される。次に、フォトレジスト層１３２が塗布され、
第８Ｂ図に示すようにパターン加工される。次に、第８
Ｂ図の構造には、約８５キロエレクトロンボルトのエネ
ルギーを持ち、約３．７Ｘ１０１２イオン／　ｃｍ　２
の密度のホウ素イオンの注入が施される。これはｎｔｌ
Ａ域１３８を形成するために用いられた裏面のしきい値
注入を（］ち消す。ｐ領域１３４の前面しきい値電圧を
調節するために、約２５キロエレクトロンボルトのエネ
ルギーを持つホウ素イオンを、望みのしきい値電圧を得
るために選ばれた密度、付加的にイオン注入しても良い
。二酸化シリコン層１３０と同じくフォトレジストＪｉ
１３２を、次に除去する。二酸化シリコン層１３０は、
フッ素をベースとする化学雰囲気中での反応性イオンエ
ツヂング等の任意の二酸化シリコンエツチング法を用い
てエッチすることができる。

２ 次に、熱酸化を用いて、第８Ｃ図に示すように約２５０
オングストロームの厚さにゲート酸化物の熱成長が行わ
れる。次に、第８Ｃ図に示すように、多結晶シリコン層
１４２が取り付けられ、パターン加工される。次に、パ
ターン加工された腑１４２の表面上に７オトレジスト層
１３６が塗布され、パターン加工されて、第８Ｃ図に示
すような構造を得る。次に、第８Ｃ図の構造に対して、
約２０キロエレクトロンボルトのエネルギーを持ち、約
２×１０　イオン／α２の密度のホウ素イ５ オンの注入が行われ、第８Ｃ図に示されたようなｐ十領
域１４６が形成される。次に、フォトレジスト層１３６
が除去された後、フォトレジスト層１５０が塗布され、
第８Ｄ図に示されたようにパターン加工される。第８Ｄ
図の構造には、次に、約１４０キＬ］エレクトロンボル
トのエネルギーを４ 持ち、約５×１０　イオン／ＩＪ２の密度のリンのイオ
ン注入と、約１５０キロエレクトロンボルトのエネルギ
ーを持ち、約３．５Ｘ１０１５イオン／ＣｌＲ２の密度
の砒素イオンの第２のイオン注入とが３ 施され、第５図に示されたにうに、ｎ＋ソースおよびド
レイン領域、１５４および１５２が形成される。

第９図と第１０図は、本発明の別の好適実施例の平面図
である。第９図において、主トランジスタ２５６は、ド
レイン２５２、ソース２５４、チャネル２３４の各領域
と、ゲート２４２を含んでいる。チャネルトランジスタ
は、主チャネル２３４、チャネルトランジスタのチャネ
ル２４８、チャネルトランジスタのドレイン２４６を含
んでいる。よりコンパクトな配置であることに加えて、
第９図の構造は、互いに隣接して形成された、チャネル
トランジスタのドレイン２４６と主トランジスタのソー
ス２５４を有している。多くの回路において、主１〜ラ
ンジスタのソース２５４とチャネルトランジスタのドレ
イン２４６は同じ基準電圧へつながれる。第９図の構造
は、これらの領域が、チタン、モリブデン、その他の高
融点金属のシリサイド層によって、または窒化チタン相
ｑ接続等の局所的な相互接続によって、容易に互いに４ つなげられるようになっている。これはトランジスタへ
の必要な接続を制限することによって、非常にコンパク
トな構造を実現する。第１０図では、主トランジスタ３
５６は、ドレイン３５２、ソース３５４、チャネル３３
４の各領域とゲート３４２を含んでいる。チャネルトラ
ンジスタは、主チャネル３３４、チャネルトランジスタ
のチャネル３４８、チャネルトランジスタのドレイン３
４６を含んでいる。第１０図の構造は、同じ特長を備え
ながら、第９図の構造よりも若干より］ンバクトな配置
となっている。

ここに本発明の特定の実施例について説明してきたが、
それらは本発明の範囲を限定するつもりのものではない
。本発明に対して数多くの修正が可能であることは、当
業者には、水田ｍｓから明かであろう。例えば、明細書
に示したのと反対の伝導型特性を有するトランジスタや
逆の伝導型の領域を用いることも可能である。更に、こ
こに用いられた＠造は絶縁体上シリコン構造以外の構造
に幻しても応用できる。例えば、電界効果トラン５ ジスタが、Ｂ　ｉ　ＣＭＯ８集積回路中の分離された井
戸中に形成された場合や、井戸がｌ［戸の下の埋め込み
領域によって完全に分離されている場合には、この洗練
されたコンタクト方式が有利に利用できるであろう。本
発明の範囲は特許請求の範囲によってのみ制限される。

以上の説明に関して更に以下の項を開示する。

（１）　　半導体装置であって、 第１の伝導型を有する基板、 前記基板中に形成された、前記第１の伝導型を有する第
１のソース領域、 前記基板中に形成された第１のドレイン領域であって、
前記第１の伝導型を有し、前記第１のソース領域から間
隔を置いて配置され、それらの間に第２の伝導型の共通
な第１のチャネル領域と第２のソース領域を定義する、
第１のドレイン領域、前記共通の領域に隣接して形成さ
れ、前記第１の伝導型を有する第２のチャネル領域、前
記第２のチャネル領域に隣接して形成され、前記第２の
伝導型を有する第２のドレイン領域、６ 前記第１および第２のチャネル領域に隣接して形成され
たゲートであって、前記第１のソースとドレイン領域間
の電流と前記第２のドレインと前記共通領域との間の電
流とを制御し、前記第１と第２のチャネル領域の一方が
非導通の時に、他方が導通するように、また前記−つの
チャネルが導通の時に、他方のチャネルが非導通になる
ように制御を行う、ゲート、 を含む半導体装置。

（２）　　第（１）項の装置であって、前記基板が絶縁
層上に形成された、装置。

（３）　　第（２）項の装置であって、前記基板が同じ
絶縁層−１に形成された他の部品から電気的に分離され
ている、装置。

（４）　　第（３）項の装置であって、前記基板がメサ
構造を含む、装置。

（５）　　第（１）項の装置であって、前記基板が結晶
シリコンを含む、装置。

（６）　　第（１）項の装置であって、前記第２のドレ
イン領域が基準電圧へつながれた、装置。

７ （７）　　第（１）項の装置であって、更に、前記基板
と、前記第１および第２のチャネル領域との間に挟まれ
た誘電体層を含む、装置。

（８）　　第（１）項の装置であって、前記第２のドレ
イン領域が、前記第２のチャネル領域および前記第１の
ソース領域と隣接して形成された、装置。

（９）　　第（８）項の装置であって、前記第１のソス
領域と前記第２のドレイン領域とが電気的に接続された
、装置。

（１０）第（９）項の装置であって、前記第１のソース
領域と前記第２のドレイン領域との間の電気的接続が導
電性シリサイドで行われた、装置。

（１１）第（１）項の装置であって、前記第１の伝導型
がＮ型であり、前記第２の伝導型がＰ型である、装置。

（１２）第（１）項の装置であって、前記第２のチャネ
ル領域が、前記第１のソース領域またはドレイン領域の
いずれもと共通でない、装置。

（１３）第（１）項の半導体装置であって、前記第１の
ソース領域、前記第１のドレイン領域、前記第８ １のチャネル領域がすべて前記基板中に同じ深さに形成
された、装置。

（１４）半導体装置を製造づるための方法であって、第
１の伝導型を有する基板を供給すること、飴記基板中に
、第１の伝導型を有する第１のソース領域を形成するこ
と、 前記基板中に、第１の伝導型を有する第１のドレイン領
域を形成することであって、前記ドレイン領域が前記第
１のソース領域から間隔を置いて形成され、それらの間
に第２の伝導型を有する共通の第１のチャネル領域と第
２のソース領域とを定義するように、第１のドレイン領
域を形成すること、 前記共通領域に隣接して、前記第１の伝導型を有する第
２のチャネル領域を形成すること、前記第２のチャネル
領域に隣接して、前記第２の伝導型を有する第２のドレ
イン領域を形成すること、 前記第１と第２のチャネル領域に隣接してグー１〜を形
成することであって、前記ゲートが、前記９ 第１のソースとドレイン領域の間、および前記第２のド
レインと前記共通領域の間の電流を制御して、前記第１
と第２のチャネル領域の一方が非導通の時に、他方を導
通させ、また前記一方のチャネルが導通の時に、他方の
チャネルを非導通とするようにｉｌＪ　’ｍＩするよう
になった、ゲートを形成すること、 を含む方法。

（１５）第（１４）項の装置製造方法であって、前記基
板が絶縁層上に形成される、方法。

（１６）第（１５）項の装置製造方法であって、前記基
板が、前記絶縁層上に形成された他の部品から電気的に
分離されているようになった、方法。

（１７）第（１６）項の装置製造方法であって、前記基
板がメサ１ｇ造を含む、方法。

（１８）第（１４）項の装置製造方法であって、前記基
板が結晶シリコンを含む、方法。

（１９）第（１０項の装置製造方法であって、更に前記
第２のドレイン領域を基準電位へ接続する工程を含む、
方法。

０ （２０）第（１４）項の装置製造方法であって、更に前
記ゲートと、前記第１および第２のチャネル領域との間
に挟まれた誘電体層を形成する工程を含む、方法。

（２１）第（１４）項の装置＠過方法であって、更に前
記第２のチャネル領域と前記第１のソース領域との両方
に隣接して、前記第２のドレイン領域を形成する工程を
含む、方法。

（２２）第（２１）項の方法であって、前記第１の伝導
型がＮ型であり、１）η記第２の伝導型がＰ型である、
方法。

（２３）第（１４）項の方法であって、更に前記第１の
ソース領域と前記第２のドレイン領域との間に電気的相
互接続を形成する工程を含む、方法。

（２４）第（２３）項の方法であって、前記電気的相互
接続が導電性シリサイド層である、方法。

（２５）本発明のここに述べた実施例は、電界効果トラ
ンジスタのヂャネルヘ印加された電圧を、能動的に制御
するための構造と方法を提供する。ここに述べた実施例
において、チャネル領域へつな１ がれたトランジスタが作製される。このチャネルトラン
ジスタ２５８は、主チャネル領域を使用するトランジス
タ２５６とは逆の伝導型を有している。チャネル］・ラ
ンジスタ２５８のソースはチャネル２３４へつながれ、
チャネルトランジスタ２５８のドレイン２４６は基準電
圧へつながれる。

チャネルトランジスタ２５８と主トランジスタ２５６を
制御するのに同じゲーｉ−２４２が用いられる。主トラ
ンジスタ２５６をオンにする電圧が印加された時には、
チャネルトランジスタ２５８がオフとなってチャネル２
３４の浮遊を許容し、大きい駆動電流を許容する。他方
、主］・ランジスタ２５６をターンオフさせる電圧が印
加された時には、チャネル１〜ランジスタ２５８がター
ンオンし、チャネル領域２３４を基準電圧へ固定する。

これによって、主トランジスタ２５６の一貫性のあるし
きい値電圧制御が許容される。

別の実施例に８５いては、主トランジスタ２５６のチャ
ネル２３４がチャネルトランジスタ２５８のソースとし
て用いられ、主トランジスタのゲー２ ト２４２がチャネルトランジスタ２５８のチャネル領域
２４８上に広がっている。そして、基準電圧が、チャネ
ルトランジスタのチャネル領域２４８の、主トランジス
タチャネル２３４とは逆の側に形成されたドレイン領域
２４６へつながれる。

好適実施例において、チャネルトランジスタ２５８のチ
ャネル２４８は主トランジスタのゲー１２４２の下に形
成され、チャネルトランジスタ２５８のドレイン領域２
４６は、主トランジスタ２５６のソース２５４が形成さ
れる領域の隅に形成される。これによって、よりコンパ
クトな配置が得られ、主トランジスタ２５６のソース２
５４をチャネルトランジスタ２５８のドレイン２４６へ
短絡させることができる。これによって、非常にコンパ
クトな配置が４ｑられ、またパストランジスタ以外のト
ランジスタに刻しては、ソースである主トランジスタの
側辺部が多くの場合固定されるため、この方法が利用で
きる。

【図面の簡単な説明】

第１図は、本発明の一つの実施例の平面図であ３ る。 第２図は、第１図の構造の動作を示す、電気回路図であ
る。 第３Ａ図とｆｆ１３Ｂ図は、第１図のそれぞれＡＡおよ
び８Ｂの断面図である。 第４Ａ図から第４に図までは、第１図に示した実施例を
作製するために必要な処理工程を示す模式的側面図であ
る。 第５図は、本発明の一つの好適実施例の平面図である。 第６図は、第５図の実施例の電気的動作を示す電気回路
図である。 第７Ａ図と第７Ｂ図は、第５図のそれぞれＡＡおよびＢ
Ｂに沿っての断面図である。 第８Ａ図から第８Ｄ図１よ、第５図に示した実施例を作
製するために必要な処理工程を示ず極式的断面図である
。 第９図と第１０図は、本発明の好適実施例の平面図であ
る。 「参照番号」 ３！１ １０・・・基板 １２・・・絶縁層 １４・・・メサ １６・・・二酸化シリコン層 １８・・・窒化シリコン層 ２０・・・二酸化シリコン層 ２２・・・フォトレジスト層 ２４・・・二酸化シリコン層 ２６・・・側壁二酸化シリコン層 ２８・・・側壁二煎化シリコン層 ３０・・・二酸化シリコン層 ３２・・・フォトレジスト層 ３４・・・チャネル領域 ３６・・・フォト−ジス１〜層 ３８・・・ｎチャネル領域 ４０・・・空隙 ４２・・・多結晶シリコンゲート ４４・・・フォトレジスト層 ４６・・・ドレイン領域 ４８・・・ソース領域 ５ ２４２・・・ゲート ２４６・・・ドレイン領域 ２４８・・・チャネル領域 ２５２・・・ドレイン領域 ２５４・・・ソース領域 ２５６・・・主トランジスタ ２５８・・・チャネルトランジスタ ３３４・・・主チャネル ３４２・・・ゲート ３４６・・・ドレイン領域 ３４８・・・チャネル領域 ３５２・・・ドレイン領域 ３５４・・・ソース領域 ３５６・・・主トランジスタ

Claims (2)

【特許請求の範囲】
1. （１）半導体装置であって、 第１の伝導型を有する基板、 前記基板中に形成された、前記第１の伝導型を有する第
   １のソース領域、 前記基板中に形成された第１のドレイン領域であって、
   前記第１の伝導型を有し、前記第１のソース領域から間
   隔を置いて配置され、それらの間に第２の伝導型の共通
   な第１のチャネル領域と第２のソース領域を定義する、
   第１のドレイン領域、前記共通の領域に隣接して形成さ
   れ、前記第１の伝導型を有する第２のチャネル領域、 前記第２のチャネル領域に隣接して形成され、前記第２
   の伝導型を有する第２のドレイン領域、前記第１および
   第２のチャネル領域に隣接して形成されたゲートであっ
   て、前記第１のソースとドレイン領域間の電流と前記第
   ２のドレインと前記共通領域との間の電流とを制御し、
   前記第１と第２のチャネル領域の一方が非導通の時に、
   他方が導通するように、また前記一つのチャネルが導通
   の時に、他方のチャネルが非導通になるように制御を行
   う、ゲート、 を含む半導体装置。
2. （２）半導体装置を製造するための方法であって、第１
   の伝導型を有する基板を供給すること、前記基板中に、
   第１の伝導型を有する第１のソース領域を形成すること
   、 前記基板中に、第１の伝導型を有する第１のドレイン領
   域を形成することであって、前記ドレイン領域が前記第
   １のソース領域から間隔を置いて形成され、それらの間
   に第２の伝導型を有する共通の第１のチャネル領域と第
   ２のソース領域とを定義するように、第１のドレイン領
   域を形成すること、 前記共通領域に隣接して、前記第１の伝導型を有する第
   ２のチャネル領域を形成すること、前記第２のチャネル
   領域に隣接して、前記第２の伝導型を有する第２のドレ
   イン領域を形成すること、 前記第１と第２のチャネル領域に隣接してゲートを形成
   することであって、前記ゲートが、前記第１のソースと
   ドレイン領域の間、および前記第２のドレインと前記共
   通領域の間の電流を制御して、前記第１と第２のチャネ
   ル領域の一方が非導通の時に、他方を導通させ、また前
   記一方のチャネルが導通の時に、他方のチャネルを非導
   通とするように制御する、ゲートを形成すること、を含
   む方法。