JPH03261955A - 現像方法 - Google Patents

現像方法

Info

Publication number
JPH03261955A
JPH03261955A JP6007990A JP6007990A JPH03261955A JP H03261955 A JPH03261955 A JP H03261955A JP 6007990 A JP6007990 A JP 6007990A JP 6007990 A JP6007990 A JP 6007990A JP H03261955 A JPH03261955 A JP H03261955A
Authority
JP
Japan
Prior art keywords
substrate
foreign matter
developing
developability
development
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6007990A
Other languages
English (en)
Inventor
Kazuhiko Sumi
角 一彦
Yoichi Usui
洋一 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6007990A priority Critical patent/JPH03261955A/ja
Publication of JPH03261955A publication Critical patent/JPH03261955A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 現像方法に係り、特に半導体製品を製作する場合に使用
するレティクル乾板、マスク又は、半導体自体のウェハ
ー等のレジスト現像工程の前処理に関し、 現像方法において■処理基板面内温度の均一性、■現像
処理前の基板上異物の除去、の向上を目的とし、 被処理基板を露光する工程、露光された基板を現像する
工程、を含む現像方法において、前記現像工程の前処理
工程として前記被処理基板を回転させながら現像性の低
い有機溶剤に該基板を曝すことを構成とする。
〔産業上の利用分野〕
本発明は現像方法に係り、特に半導体製品を製作する場
合に使用するレティクル乾板、マスク又は、半導体自体
のウェハー等のレジスト現像工程の前処理に関するもの
である。
〔従来の技術〕
半導体製品の製造には微細パターンを形成するためにリ
ソグラフィー技術が用いられる。このためレティクル乾
板、Xスフあるいは半導体自体のウェハー等(以下これ
らを単に基板という)にレジストを塗布してバターニン
グし、電子ビーム等による露光、現像し、プリベータ、
エツチングを行い、レジストを剥離して上記乾板等の微
細パターンが形成される。
〔発明が解決しようとする課題〕
基板を現像処理する際、雰囲気温度や現像処理開始前の
及び開始中の基板温度の面内温度均一性が現像の面内均
一性に影響する。また同様に基板を現像処理する際基板
上に付着しているダスト等の異物により均一な現像が阻
害される。これらの現象は特にデイプ現像においてよく
発生する。
本発明は現像方法において■処理基板面内温度の均一性
、■現像処理前の基板上異物の除去、の向上を目的とす
る。
〔課題を解決するための手段〕
上記課題は本発明によれば被処理基板を露光する工程、
露光された基板を現像する工程、を含む現像方法におい
て、前記現像工程の前処理工程として前記被処理基板を
回転させながら現像性の低い有機溶剤に該基板を曝すこ
とを特徴とする現像方法によって解決される。
本発明で用いる良溶媒の比率の低い有機溶剤としてMI
BK (メチルイソブチルケトン)、IPA(イソプロ
ピルアルコール)の混合液でMIBKの比率の10%以
下のものが好ましい。また該有機溶剤の基板に曝する方
法としてスプレーやパドルによって行うのが好ましい。
〔作 用〕
基板を現像液にさらす前に、基板を回転させながら現像
性の低い液にさらす。これにより、現像液にさらされて
生じる(特に、現像液と現像雰囲気の温度が異なる時)
現像中の基板中心と周辺の温度差(雰囲気温度〉現像液
温度の場合、基板周辺の温度低下が基板中心に比較して
大きいため基板に温度むらが生じる。)による現像性の
不均一を、現像性の小さい有機溶剤による気化熱を利用
して均一にすることができる。又、異物除去に関しては
、基板を回転させた場合の遠心力と液が異物に当たった
際の力により、異物を除去できる。
〔実施例〕
以下本発明の実施例を図面にもとすいて説明する。
第1図は、本発明に係るプリウェット工程を行ったレテ
ィクルの面内寸法測定結果(寸法分布)を示す図であり
、第2図は従来のプリウェット工程を行わない場合の結
果を示す図である。
実施例として5インチ口のレティクル乾板を現像処理し
た結果を説明する。5インチレティクル乾板の構成は石
英板厚2.3肛、Cr膜厚800人、レジスト (商品
名ε8R−9)5000Aで構成されているものとする
現像雰囲気25.0℃、現像液及びブリウェット液温度
を23.0℃とする。上記レティクルをEBN光後、現
像機スピンチャックにて固定し50〜500rpmにて
回転させ、MIBKとIPAの混合液(良溶媒比率の低
いもの)を9.0 cc /分の流量にてスプレーでレ
ティクル乾板上に15秒間吹きつける。その後、MIB
K (メチルイソブチルケトン)とIPA(イソプロピ
ルアルコール)の混合液(良溶媒比率の高いもの)にて
既存の現像方法であるデイツプ現像を270秒間行う。
面内寸法ばらつきの観察には、レティクル上に2IJm
パターンを7×7に17.5mmピッチ(105mm口
)に配置したものを用い、現像後のレジストパターン寸
法を測長SEMにて観察した。本発明のプリウェット工
程有りの場合、面内寸法ばらつき3σ=0.03μ(F
ig、 1参照)、プリウェット工程無の場合、3σ=
0.06J−で0.03−の改善が認められたく各サン
プル10枚の平均)。
表面品質については、100m1Il二の10!0ID
XIOIIIII+のチエッカ−パターンを現像処理し
てエツチング後の残渣系欠陥(0,5−以上)を比較し
た。プリウェット工程無の場合、1.2個/枚であるの
に対し、本発明のプリウェット工程有りの場合、0.2
個/枚と残渣欠陥が少なくなり大きな効果があった(各
サンプル20の結果)。
〔発明の効果〕
以上説明した様に本発明によれば、現像の前に現像性の
低い有機溶剤を基板を回転させながら基板に供給する(
ブリウェット)ことにより、基板面内のレジストパター
ンの面内寸法ばらつきが均一となり、現像前の基板上に
付着している異物による現像時に発生する欠陥の減少が
可能となり、高精度、高性能のデバイスの開発、製造が
可能となる。
【図面の簡単な説明】
第1図は、本発明に係るブリウェット工程を行ったレテ
ィクルの面内寸法測定結果(寸法分布)を示す図であり
、 第2図は従来のブリウェット工程を行わない場合の結果
を示す図である。 爽施例 IJ1図 □平均以上の寸法 一一一一一一平均以下の寸法 従来例 s2図

Claims (1)

    【特許請求の範囲】
  1. 1、被処理基板を露光する工程、露光された基板を現像
    する工程、を含む現像方法において、前記現像工程の前
    処理工程として前記被処理基板を回転させながら現像性
    の低い有機溶剤に該基板を曝すことを特徴とする現像方
    法。
JP6007990A 1990-03-13 1990-03-13 現像方法 Pending JPH03261955A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6007990A JPH03261955A (ja) 1990-03-13 1990-03-13 現像方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6007990A JPH03261955A (ja) 1990-03-13 1990-03-13 現像方法

Publications (1)

Publication Number Publication Date
JPH03261955A true JPH03261955A (ja) 1991-11-21

Family

ID=13131727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6007990A Pending JPH03261955A (ja) 1990-03-13 1990-03-13 現像方法

Country Status (1)

Country Link
JP (1) JPH03261955A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010044233A (ja) * 2008-08-13 2010-02-25 Tokyo Electron Ltd 塗布、現像方法及び塗布、現像装置。
JP2013235901A (ja) * 2012-05-07 2013-11-21 Tokyo Electron Ltd 基板処理方法及び記憶媒体
JP2016001334A (ja) * 2009-06-08 2016-01-07 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC フォトリソグラフィー方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57183026A (en) * 1981-05-06 1982-11-11 Nippon Telegr & Teleph Corp <Ntt> Formation of resist pattern
JPS584144A (ja) * 1981-06-30 1983-01-11 Fujitsu Ltd レジスト現像方法
JPS63240020A (ja) * 1987-03-27 1988-10-05 Matsushita Electric Ind Co Ltd パタ−ン形成方法
JPH01125611A (ja) * 1987-11-11 1989-05-18 Fujitsu Ltd 基準電流発生回路
JPH0210364A (ja) * 1988-06-29 1990-01-16 Matsushita Electric Ind Co Ltd パターン形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57183026A (en) * 1981-05-06 1982-11-11 Nippon Telegr & Teleph Corp <Ntt> Formation of resist pattern
JPS584144A (ja) * 1981-06-30 1983-01-11 Fujitsu Ltd レジスト現像方法
JPS63240020A (ja) * 1987-03-27 1988-10-05 Matsushita Electric Ind Co Ltd パタ−ン形成方法
JPH01125611A (ja) * 1987-11-11 1989-05-18 Fujitsu Ltd 基準電流発生回路
JPH0210364A (ja) * 1988-06-29 1990-01-16 Matsushita Electric Ind Co Ltd パターン形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010044233A (ja) * 2008-08-13 2010-02-25 Tokyo Electron Ltd 塗布、現像方法及び塗布、現像装置。
JP2016001334A (ja) * 2009-06-08 2016-01-07 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC フォトリソグラフィー方法
JP2013235901A (ja) * 2012-05-07 2013-11-21 Tokyo Electron Ltd 基板処理方法及び記憶媒体

Similar Documents

Publication Publication Date Title
EP0394354B1 (en) Use of particular mixtures of ethyl lactate and methyl ethyl ketone to remove undesirable peripheral material (e.g. edge beads) from photoresist-coated substrates
JPH0471222A (ja) パターン形成方法
US5151219A (en) Use of particular mixtures of ethyl lactate and methyl ethyl ketone to remove undesirable peripheral material (e.g. edge beads) from photoresist-coated substrates
US3906133A (en) Nitrocellulose protective coating on masks used in IC manufacture
JP3475314B2 (ja) レジストパターン形成方法
JPH03261955A (ja) 現像方法
JP3779882B2 (ja) 現像方法、パターン形成方法およびこれらを用いたフォトマスクの製造方法、半導体装置の製造方法
JPH0572747A (ja) パターン形成方法
JP2011222834A (ja) ベーク処理装置、レジストパターン形成方法、フォトマスクの製造方法、及び、ナノインプリント用モールドの製造方法
JP2001318472A5 (ja)
JPS5911628A (ja) パタ−ン形成法
JPS62102243A (ja) フオトレジストの製法
KR100883808B1 (ko) 듀얼 포토레지스트층을 통한 선택적 이미지화 방법
JP2004314069A (ja) マスクブランクスの製造方法
CN1971428B (zh) 使用浸没式光刻法制造半导体装置的方法
JP2544478B2 (ja) ウエットエッチング方法
JPS61241745A (ja) ネガ型フオトレジスト組成物及びレジストパタ−ン形成方法
Maltabes Optimization of positive resist/developer pairs for semiconductor fabrication
JPH02198132A (ja) レジスト現像方法
JPH02183517A (ja) 微細パターン形成方法
JP2005268382A (ja) パターン形成方法
JPS6219049B2 (ja)
JPH03194925A (ja) 半導体装置の製造方法
WO2000010057A1 (en) Single component developer for copolymer resists
JPS61102032A (ja) パタ−ン形成方法