JPH03255647A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03255647A JPH03255647A JP5423090A JP5423090A JPH03255647A JP H03255647 A JPH03255647 A JP H03255647A JP 5423090 A JP5423090 A JP 5423090A JP 5423090 A JP5423090 A JP 5423090A JP H03255647 A JPH03255647 A JP H03255647A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- channel stop
- stop layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000002955 isolation Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 239000007790 solid phase Substances 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 2
- 239000012298 atmosphere Substances 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 230000004048 modification Effects 0.000 abstract 1
- 238000012986 modification Methods 0.000 abstract 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 abstract 1
- 102000004855 Multi drug resistance-associated proteins Human genes 0.000 description 4
- 108090001099 Multi drug resistance-associated proteins Proteins 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法に係り、特に素子分離領域の形成
方法に関し、 素子分離用の絶縁膜とチャンネルストップ層とが位置ず
れしないようにすることが可能な半導体装置の製造方法
の提供を目的とし、 半導体装置の素子形成領域を画定する素子分離領域の形
成方法であって、基板の全面に形成されて不純物が導入
されている絶縁膜を、前記素子分Ｈ’ｐＨ域にパターニ
ングする工程と、パターニングされた前記絶縁膜に含有
されている不純物を、前記素子分離領域に固相拡散によ
り導入してチャンネルストップ層を形成する工程とを含
むよう構成する。
方法に関し、 素子分離用の絶縁膜とチャンネルストップ層とが位置ず
れしないようにすることが可能な半導体装置の製造方法
の提供を目的とし、 半導体装置の素子形成領域を画定する素子分離領域の形
成方法であって、基板の全面に形成されて不純物が導入
されている絶縁膜を、前記素子分Ｈ’ｐＨ域にパターニ
ングする工程と、パターニングされた前記絶縁膜に含有
されている不純物を、前記素子分離領域に固相拡散によ
り導入してチャンネルストップ層を形成する工程とを含
むよう構成する。
本発明は、半導体装置の製造方法に係り、特に素子分＃
領域の形成方法に関するものである。
領域の形成方法に関するものである。
半導体装置の素子分離領域の形成方法の一つにＭＯＡＴ
型素子分離領域形威方形成あるが、素子分＃領域に形成
する絶縁膜と、この素子分離領域に形成するチャンネル
ストップ層の正確な位置合わせが困難である。
型素子分離領域形威方形成あるが、素子分＃領域に形成
する絶縁膜と、この素子分離領域に形成するチャンネル
ストップ層の正確な位置合わせが困難である。
以上のような状況から基板の表面に形成する絶縁膜と、
基板に形成するチャンネルストップ層の正確な位置合わ
せが可能な半導体装置の製造方法が要望されている。
基板に形成するチャンネルストップ層の正確な位置合わ
せが可能な半導体装置の製造方法が要望されている。
従来の半導体装置の製造方法を半導体基板の表面に素子
分離領域を形成する場合について第２図により工程順に
説明する。
分離領域を形成する場合について第２図により工程順に
説明する。
第２図は従来のＭＯＡＴ型の素子分離領域の形成方法を
工程順に示す側断面図である。
工程順に示す側断面図である。
まず第２図（ａｌに示すように、半導体基板１１の表面
にチャンネルストップ層１４形成用の開口窓１２ａを設
けたレジスト膜からなるマスク１２を用いて不純物を半
導体基板ｌｌに導入してチャンネルストップ層１４を形
成する。
にチャンネルストップ層１４形成用の開口窓１２ａを設
けたレジスト膜からなるマスク１２を用いて不純物を半
導体基板ｌｌに導入してチャンネルストップ層１４を形
成する。
つぎに上記のマスク１２を除去した後、第２図（ｂ）に
示すようにこの半導体基板１１の表面に絶縁膜１３、通
常はシリコン酸化膜を形成し、この絶縁膜１３の表面の
チャンネルストップＪｉ１４を形成すべき位置に、レジ
スト膜を用いるフォトリソグラフィ技術により、絶縁膜
１３のエツチングを行う場合にマスクとなるレジスト膜
１５をパターニングして形成する。
示すようにこの半導体基板１１の表面に絶縁膜１３、通
常はシリコン酸化膜を形成し、この絶縁膜１３の表面の
チャンネルストップＪｉ１４を形成すべき位置に、レジ
スト膜を用いるフォトリソグラフィ技術により、絶縁膜
１３のエツチングを行う場合にマスクとなるレジスト膜
１５をパターニングして形成する。
最後に第２図（Ｃ）に示すように、上記のレジスト膜１
５をマスクにして絶縁膜１３をエツチングし、半導体基
板１１上の素子分離領域に素子分離用の絶縁膜１３をパ
ターニングして形成て残存させ、レジスト膜１５を除去
して素子分離領域が完成する。
５をマスクにして絶縁膜１３をエツチングし、半導体基
板１１上の素子分離領域に素子分離用の絶縁膜１３をパ
ターニングして形成て残存させ、レジスト膜１５を除去
して素子分離領域が完成する。
以上説明した従来のＭＯＡＴ型の素子分離領域の形成方
法においては、チャンネルストップ層を形成する場合の
マスクの形成位置と、半導体基板の表面に形成する絶縁
膜の位置を定めるマスクの形成位置との間に位置ずれが
生じるという問題点があった。
法においては、チャンネルストップ層を形成する場合の
マスクの形成位置と、半導体基板の表面に形成する絶縁
膜の位置を定めるマスクの形成位置との間に位置ずれが
生じるという問題点があった。
本発明は以上のような状況から、素子分離用の絶縁膜と
チャンネルストップ層とが位置ずれしないようにするこ
とが可能な半導体装置の製造方法の提供を目的としたも
のである。
チャンネルストップ層とが位置ずれしないようにするこ
とが可能な半導体装置の製造方法の提供を目的としたも
のである。
本発明の半導体装置の製造方法は、半導体装置の素子形
成領域を画定する素子分離領域の形成方法であって、基
板の全面に形成されて不純物が導入されている絶縁膜を
、素子分離領域にパターニングする工程と、パターニン
グされたこの絶縁膜に含有されている不純物を、この素
子分離領域に固相拡散により導入してチャンネルストッ
プ層を形成する工程とを含むよう構成する。′〔作用〕 即ち本発明においては、基板の全面に形成した不純物が
導入されている絶縁膜を、素子分離領域にパターニング
し、その後窒素雰囲気中で加熱するから、基板の表面に
パターニングして形成した絶縁膜に含有されている不純
物を、固相拡散によりセルファラインに素子分離領域に
導入してチャンネルストップ層を形成することが可能と
なるので、絶縁膜とチャンネルストップ層との位置ずれ
に対するマージンを取る必要がなくなり、またチャンネ
ルストップ層の形成に用いるマスクが不要になる。
成領域を画定する素子分離領域の形成方法であって、基
板の全面に形成されて不純物が導入されている絶縁膜を
、素子分離領域にパターニングする工程と、パターニン
グされたこの絶縁膜に含有されている不純物を、この素
子分離領域に固相拡散により導入してチャンネルストッ
プ層を形成する工程とを含むよう構成する。′〔作用〕 即ち本発明においては、基板の全面に形成した不純物が
導入されている絶縁膜を、素子分離領域にパターニング
し、その後窒素雰囲気中で加熱するから、基板の表面に
パターニングして形成した絶縁膜に含有されている不純
物を、固相拡散によりセルファラインに素子分離領域に
導入してチャンネルストップ層を形成することが可能と
なるので、絶縁膜とチャンネルストップ層との位置ずれ
に対するマージンを取る必要がなくなり、またチャンネ
ルストップ層の形成に用いるマスクが不要になる。
以下第１図によりｐ型の半導体基板に素子分離領域を形
成する本発明の一実施例を工程順に詳細に説明する。
成する本発明の一実施例を工程順に詳細に説明する。
まず第１図（ａ）に示すように、ｐ型の半導体基板１の
表面にＣＶＤ法により硼素（Ｂ）を導入しながらシリコ
ン酸化膜２を堆積する。
表面にＣＶＤ法により硼素（Ｂ）を導入しながらシリコ
ン酸化膜２を堆積する。
つぎに第１図（ｂｌに示すように、フォトリソグラフィ
ー技術によりこのシリコン酸化膜２を素子分離領域にパ
ターニングして絶縁膜３を形成する。
ー技術によりこのシリコン酸化膜２を素子分離領域にパ
ターニングして絶縁膜３を形成する。
ついで９００℃の窒素（Ｎ２）雰囲気中で３０分間アニ
ールすることにより、第１図（Ｃ）に示すようにこの絶
縁膜３に含有されている硼素（Ｂ）を直下の半導体基板
１の表面に固相拡散してチャンネルストップ層４を形成
する。
ールすることにより、第１図（Ｃ）に示すようにこの絶
縁膜３に含有されている硼素（Ｂ）を直下の半導体基板
１の表面に固相拡散してチャンネルストップ層４を形成
する。
このように絶縁膜３に含有されている不純物を半導体基
板１に固相拡散してチャンネルストップ層４を形成する
ので、絶縁膜３とチャンネルストップ層４とが位置ずれ
することがなくなり、チャンネルストップ層４の形成に
用いるマスクが不要になる。
板１に固相拡散してチャンネルストップ層４を形成する
ので、絶縁膜３とチャンネルストップ層４とが位置ずれ
することがなくなり、チャンネルストップ層４の形成に
用いるマスクが不要になる。
以上の説明から明らかなように本発明によれば、工程の
変更により基板の素子分離領域に形成した絶縁膜からの
不純物の固相拡散によりチャンネルストップ層を形成す
るので、絶縁膜とチャンネルストップ層とが位置ずれし
ないようにすることが可能であり、またチャンネルスト
ップ層の形成に用いるマスクが不要になる等の利点があ
り、著しい経済的及び、信頼性向上の効果が期待できる
半導体装置の製造方法の提供が可能である。
変更により基板の素子分離領域に形成した絶縁膜からの
不純物の固相拡散によりチャンネルストップ層を形成す
るので、絶縁膜とチャンネルストップ層とが位置ずれし
ないようにすることが可能であり、またチャンネルスト
ップ層の形成に用いるマスクが不要になる等の利点があ
り、著しい経済的及び、信頼性向上の効果が期待できる
半導体装置の製造方法の提供が可能である。
側断面図、
第２図は従来のＭＯＡＴ型の素子分離領域の形成方法を
工程順に示す側断面図、 である。
工程順に示す側断面図、 である。
図において、
１は半導体基板、
２シリコン酸化膜、
３は絶縁膜、
４はチャンネルストップ層、
を示す。
第１図は本発明による一実施例を工程順に示す（ａｌ
シリコン酸化ｍ （２）の形成
Ｆａ＋
チャンネルストップ層（１４）の形成
（ｂｌ
絶縁膜（３）の形成
（ｂｌ
絶縁１ｉ（１３）の形成及びレジス）１９ｊ（１５）の
バターニングｅｌ チャンネルストップＮ（４）の形成 Ｃ１ 絶縁ｇＩ（１３）のエツチング及びレジストｆｆ１（１
５）の形成本発明による一実施例を工程順に示す側断面
図篇 １ 図 従来のＭＯＡＴ型の素子分離ＩＪｉ城の形成方法を工程
順に示す側断面固気 ２ 図
バターニングｅｌ チャンネルストップＮ（４）の形成 Ｃ１ 絶縁ｇＩ（１３）のエツチング及びレジストｆｆ１（１
５）の形成本発明による一実施例を工程順に示す側断面
図篇 １ 図 従来のＭＯＡＴ型の素子分離ＩＪｉ城の形成方法を工程
順に示す側断面固気 ２ 図
Claims (1)
- 【特許請求の範囲】 半導体装置の素子形成領域を画定する素子分離領域の
形成方法であって、 基板（１）の全面に形成されて不純物が導入されている
絶縁膜（２）を、前記素子分離領域にパターニングする
工程と、 パターニングされた絶縁膜（３）に含有されている不純
物を、前記素子分離領域に固相拡散により導入してチャ
ンネルストップ層（４）を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5423090A JPH03255647A (ja) | 1990-03-05 | 1990-03-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5423090A JPH03255647A (ja) | 1990-03-05 | 1990-03-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03255647A true JPH03255647A (ja) | 1991-11-14 |
Family
ID=12964742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5423090A Pending JPH03255647A (ja) | 1990-03-05 | 1990-03-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03255647A (ja) |
-
1990
- 1990-03-05 JP JP5423090A patent/JPH03255647A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2804539B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008235927A (ja) | 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス | |
| KR940009361B1 (ko) | 복합형 직접회로소자 | |
| JPH04162528A (ja) | 半導体装置の製造方法 | |
| US4678537A (en) | Method of manufacturing semiconductor devices | |
| US4885261A (en) | Method for isolating a semiconductor element | |
| JPH09116039A (ja) | ＢｉＣＭＯＳ装置の製造方法 | |
| US5213988A (en) | Method of manufacturing bipolar transistor with self-aligned base regions | |
| JPH0231464A (ja) | 半導体装置 | |
| JPH03255647A (ja) | 半導体装置の製造方法 | |
| EP0028655B1 (en) | Method of fabricating semiconductor device | |
| JP2971085B2 (ja) | 半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPS58171864A (ja) | 半導体装置 | |
| JPH0272671A (ja) | 不揮発性メモリ装置の製造方法 | |
| JP3521921B2 (ja) | 半導体装置の製造方法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JP2707538B2 (ja) | 半導体装置の製造方法 | |
| JPH04127539A (ja) | 半導体装置の製造方法 | |
| JPH0685051A (ja) | 半導体装置の製造方法 | |
| JPH0431175B2 (ja) | ||
| JPH05335407A (ja) | 半導体装置の製造方法 | |
| JPH04324922A (ja) | 半導体装置とその製造方法 | |
| JPH06167802A (ja) | 位相シフトマスクの製造方法 | |
| JPS60251640A (ja) | 半導体装置およびその製造方法 |