JPH03253026A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03253026A
JPH03253026A JP2049220A JP4922090A JPH03253026A JP H03253026 A JPH03253026 A JP H03253026A JP 2049220 A JP2049220 A JP 2049220A JP 4922090 A JP4922090 A JP 4922090A JP H03253026 A JPH03253026 A JP H03253026A
Authority
JP
Japan
Prior art keywords
small
film
concentration
window
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2049220A
Other languages
English (en)
Other versions
JP2894777B2 (ja
Inventor
Shuji Kishi
岸 修司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2049220A priority Critical patent/JP2894777B2/ja
Priority to US07/661,500 priority patent/US5153694A/en
Priority to EP91301725A priority patent/EP0444957A1/en
Publication of JPH03253026A publication Critical patent/JPH03253026A/ja
Application granted granted Critical
Publication of JP2894777B2 publication Critical patent/JP2894777B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置に関し、特に、結晶欠陥の発生を
抑制した高濃度拡散層を有する半導体装置に関する。
[従来の技術] IC,LSI等のデバイスの性能を低下させる要因の1
つに各部分に寄生する抵抗がある。例えば、バイポーラ
デバイスに関していえば、エミッタ寄生抵抗rや、ベー
ス寄生抵抗rb、コレクタ寄生抵抗r(、等である。こ
れらの内、特に問題となるのがコレクタ寄生抵抗である
。即ち、トランジスタの過度応答あるいは大電流動作に
よる動作速度はコレクタ寄生抵抗により制限されてしま
う場合が多いので、トランジスタを飽和させた状態で測
定されるコレクタ飽和抵抗(以下、rscと記す)をい
かに低く抑えるかがバイポーラデバイスの特性改善の鍵
になっているのである。
第3図(a>は、従来のバイポーラトランジスタを示す
平面図であり、第3図(b)は、その■■線断面図であ
る。このトランジスタは、p型シリコン基板1上に高濃
度n型埋め込みコレクタ層2を設け、さらにその上にn
型エピタキシャル層3を成長させ、p型ベース層4、n
型エミツタ層5を順次形成して製造されている。第3図
において、6aはコレクタ抵抗補償用の高濃度n型拡散
層、7a、8は多結晶シリコン膜、9は絶縁分離用溝、
10はSiO2膜等からなる絶縁膜、11a、llb、
11cは、それぞれコレクタ、エミッタ、ベース電極引
き出し用窓である。このうち、コレクタ電極引き出し用
窓11aの寸法は、xXyで与えられている。なお、こ
こでは、説明の都合上、アルミ電極配線等は省略しであ
る。
コレクタ寄生抵抗は、エピタキシャル層3、埋め込みコ
レクタ層2、n型拡散層6a内の抵抗をそれぞれrl+
 r2、r3として、rc:rl+r2+r3で与えら
れるが、トランジスタが飽和状態に入ると、rSC−r
l+r2となってr3は無視可能となる。ここで、rl
 、r2は、それぞれ拡散層の層抵抗ρ1、埋め込みコ
レクタ層の層抵抗ρ2とそれらのパターンのサイズによ
って決定される。このうち、埋め込みコレクタ層の層抵
抗ρ2に関しては、通常用いられるヒ素カラス膜を拡散
源とする塗布拡散法あるいはイオン注入法により、20
Ω、2/口前後が安定して実現可能である。しかしなが
ら、拡散層の層抵抗ρ!は不純物のドーピング方法によ
っては数十〜数にΩ7,7口まで変化するため、rsc
はρ1によって支配されるといっても過言ではなく、換
言すれば、ρ1がトランジスタの特性を左右しているこ
とになるのである。
そこで、できる限り高濃度に不純物をドーピングしてρ
1を下げることが重要になるわけであるが、この拡散法
としては、一般的には、例えば特開昭57−10230
号公報に記載されているように「電極窓を覆うように多
結晶シリコン膜を残し、この多結晶シリコン膜を通して
基板表面にコレクタコンタクト層を形成する」という手
法が用いられている。前記公報では、不純物拡散源とし
てPSGを用いた説明がなされており、また、イオン注
入法についても触れているが、我々は第3図に示した多
結晶シリコン膜7aに、まず、P。
CJ3蒸気を用いた熱拡散によりPをドーピングしてお
き、次にN2ガス中で多結晶シリコン膜7aからエピタ
キシャル層3へPをドライブインさせるという方法を用
いている。この手法にはウェハ面内の層の抵抗ばらつき
が少なく、深さ方向の制御性が良いという特長があり、
PSG法、イオン注入法に比べ簡便に高濃度のリンをド
ープできるという利点もある。
[発明が解決しようとする課題] 上述した従来の拡散方法でも、集積度が高くない場合に
は、拡散層の不純物濃度が10 ”atoms/c[d
台でも寄生抵抗の値を一定以下に抑えることができたの
で特に問題はなかったが、近年の高集積化の流れの中で
パターンを極力小さくすることが要求され、それに伴っ
てコレクタの占有面積が縮小されると、これに対処する
ために拡散層の不純物濃度を10 ”atoms / 
crA以上とすることが求められるようになり、そのた
め、従来法では対応しきれない情況に至っている。
たとえば、第3図のトランジスタを縮小する場合、Xは
エミッタ電極引き出し用窓11bの長さにより決定され
るため、yを縮小することになるが、過去においてはx
Xy=6X3μm2てあったものが、現在では6×l 
2μm2まて縮小することが求められている。この縮小
を補償すへくリン濃度を上げていくと、歩留りは次第に
悪化し、所望の濃度まであげると、はぼ全滅という結果
になる。
而して、この不良は電気的にはトランジスタの接合リー
クとして観測される。バイポーラトランジスタの接合が
リークする原因としては、一般的に結晶欠陥が関与する
場合が多いのて、不良品について透過型電子顕微鏡(T
EM)による欠陥観察を行ったところ、転位の発生が認
められた。転位の発生はリン拡散窓内が最も顕著であり
、窓がら離れるに従いその密度が急激に低下するという
状況にあり、発生した転位の何本ががエミッタ接合、ベ
ース接合に到達していた。つまりリン拡散層から発生し
た転位がエミッタ、ベース接合を突き抜けたために接合
リークが引き起こされたのである。
前述したように、リン濃度によりトランジスタの歩留り
が悪化するので、窓の大きさを6,0×1.2μm2と
して、リンのピーク濃度とエミッタに到達する転位数の
関係を調査したところ、第4図に示す結果を得た。同図
に示されるように、ピーク濃度が7X1019を越える
と急激に転位が増加する。
よって、本発明の目的とするところは、拡散層の不純物
濃度を高めても転位を生じさせないようにすることであ
り、もって、小型で高性能の半導体装置を歩留り高く製
造しうるようにすることである。
[課題を解決するための手段] 本発明の半導体装置は、シリコン基板の絶縁膜に複数の
小窓の集合した窓を設け、この窓を覆うように設けられ
た多結晶シリコン膜からリンをドーピングして形成され
た高濃度の拡散層を有するものである。また、複数の小
窓の中間のシリコン基板中に分離用溝を形成してもよい
し作 用] 本発明者等は、トランジスタのサイズにより歩留りか大
きく影響されるのて、窓の大きさと発生する転位の数に
ついて調査した。
第5図は、リンのピーク濃度を3 X 1020ato
ms/cn(に設定し、第3図に示すトランジスタにお
いてy=1.2μmでXを1.0〜20μmまで変えた
時のXとエミッタに到達する転位数との関係を示したも
のである。同図から分かるように、Xが4μmを越える
と急激に転位数がふえている。
また、yの値を2.○、4.0μmと変化させた場合に
も同様な結果が得られた。
文献では、リンあるいはボロンのドーピングは結晶にス
トレスを与え欠陥を誘起する旨の報告があり(JOUR
NAL OF APPLIED PHYSIC8vol
ume 38Number 1 1967  E、Le
vine et aj、 (DiffusionInd
uced Defects in 5ilicor+)
 ) 、この内容と我々の得た結果を総合してみると、
この現象は、■ノン拡散によりシリコン結晶にストレス
が与えられ、ストレスを緩和するため転位が発生する、
■ストレスは窓形状か大きくなるはと、あるいは細長く
なるほど強くなり、またリン濃度が高くなるほど強く発
生する、と整理することができる。即ち、拡散窓を一定
以下に小さくすれば、リン濃度をある程度高くしても、
エミッタに到達するような転位は抑制できるということ
である。よって、一定態上の広さの拡散層を転位の発生
を抑制しつつ形成するには、窓を小窓に分割すればよい
ということになる。
次に、今後の縮小化に向けて、さらにリン濃度を上げる
実験を行ったところ、1.2X1.2μTr12の小窓
を一列に並べる構造にしても、ピークリン濃度が4×1
01020ato/cnfを越えるようになると転位の
発生が目立ち始めることが明らかとなった。この時の転
位の発生状況を調べた結果、リン拡散領域に端を発した
転位はループを描いて他の拡散領域で終端するように発
生していたが、注目すべきは分離溝の側壁面、主にエピ
タキシャル層内の側壁面に終端する転位数が最も多いこ
とである。そこで、三方を分離溝に囲まれたトランジス
タを作成したところ、このトランジスタに関しては、一
方のみに分離溝が存在している小窓を有するものと比較
して、エミッタに向がう転位数が極端に少なくなること
か判明した。即ち、三方が分離溝で囲まれた拡散層ては
、分離溝の側面壁が転位のゲッターサイトのように働き
、エミッタに向かう転移が抑制されるのである。
[実施例コ 次に、本発明の実施例について、図面を参照して説明す
る。
第1図(a)は、本発明の第1の実施例を示す平面図で
あり、第1図(b)は、そのI−I線断面図である。本
実施例では、ベース、エミッタ領域については従来例と
同様であるのて、第1図にはコレクタ部分のみが図示さ
れている。同図において、第3図の従来例と同等の部分
には同一の参照番号が付されているので、重複する説明
は省略する。
本実施例ては、絶縁膜10に従来のコレクタ電棒引き出
し用窓11aを分割する複数の小窓12を形成し、その
上に多結晶シリコン膜7を設け、この多結晶シリコン膜
を介して、高濃度n型拡散層6を形成している。図示し
たものは、従来1゜2X10μm2であった窓を1.2
X1.2μrr?の小窓5個に分割した例である。
製造方法について簡単に説明すると、CVD法により小
窓12を覆う多結晶シリコンを膜厚3000人に堆積し
、2000ppmのPOC,R3雰囲気中で950℃、
20分間の拡散を行い、続いてN2雰囲気中で1000
℃、20分間ドライブインを行った。
本実施例によれば、rscを40Ωまで下げるために、
ピーク濃度を2 X 1020atoms/cntにま
であげても接合リークは観察されなかった。これに対し
、従来の1.2X10μm2の単一窓では転位が発生す
るリンの限界濃度は約2 X 1019atoms/C
:rAであり、その時のrscは約120Ωであった。
トランジスタの性能面からはこれを50Ω以下とするこ
とが求められていたが、本発明によりこの要求を満たす
ことがてきた。
第2図(a)は、本発明の第2の実施例を示す平面図で
あり、第2図(b)は、その■−■線断面図である。本
実施例は、上述した、小窓が三方を分離用溝て囲まれて
いた方が、一方のみに分離用溝が存在する場合と比較し
てエミッタに到達する転位数が少ない、という知見に基
ついてなされたものである。本実施例では、先の実施例
と同様のサイズの小窓12を設け、その小窓の間のシリ
コン基板内に、絶縁物で充填された分割用溝9aを配置
している。この分割用溝9aは、絶縁分離用71tつと
一体に形成された領域である。分割用溝9aの効果を最
大限に引き出すには、できる限り拡散層と清の距離を近
づける必要がある。この距離として0.2μmを設定し
た場合には、ピークリン濃度として7 X 1020a
toms/cボ程度までドーピングが可能となった。こ
の場合、rscは約25Ωの値となり、先の実施例と比
較してさらに40%の改善が達成てきた。
[発明の効果] 以−E説明したように、本発明は、拡散窓を複数の小窓
に分割し、多結晶シリコン膜を介して拡散層を形成する
ものであるので、本発明によれば、転位の発生を抑制し
つつ、拡散層の不純物濃度を高めることができる。した
がって、本発明によれば、寄生抵抗を低減せしめてデバ
イスの性能向上が達成でき、また、デバイスが小型化さ
れた際には、性能を維持しつつ歩留りの低下を防止する
ことができる。
【図面の簡単な説明】
第1図(a)は、本発明の第1の実施例を示す平面図、
第1図(b)は、そのI−I線断面図、第2図<a>は
、本発明の第2の実施例を示す平面図、第2図(b)は
、その■−■線断面図、第3図(a)は、従来例を示す
平面図、第3図(b〉は、その■−■線断面図、第4図
は、リンのピーク濃度と転移数との関係を示すグラフ、
第5図は、拡散窓の寸法と転移数との関係を示すグラフ
である。 1・・p型シリコン基板、  2・・・高濃度n型埋め
込みコレクタ層、  3・・r]型エピタキシャル層、
  4・・p型ベース層、  5・・n型エミツタ層、
  6.6a・・・高濃度n型拡散層、 7.7a、8
・・多結晶シリコン膜、  9・絶縁分離用溝、  9
a・・・分割用溝、  10・・・絶縁膜、11a、]
、 1 b、11 c =−電極引き出し用窓、12・
・・小窓。

Claims (3)

    【特許請求の範囲】
  1. (1)シリコン基板表面に設けられた、複数の小窓を有
    する絶縁膜と、前記絶縁膜を覆い、前記小窓部分で前記
    シリコン基板と接する多結晶シリコン膜と、前記多結晶
    シリコン膜を介して前記シリコン基板内に高濃度に不純
    物を拡散することによって形成された高濃度不純物拡散
    層とを具備する半導体装置。
  2. (2)前記小窓の平面形状が、一辺の長さが4.0μm
    以下の四角形である請求項1記載の半導体装置。
  3. (3)前記小窓間の前記シリコン基板内に分割用溝が形
    成されている請求項1または2記載の半導体装置。
JP2049220A 1990-03-02 1990-03-02 半導体装置 Expired - Lifetime JP2894777B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2049220A JP2894777B2 (ja) 1990-03-02 1990-03-02 半導体装置
US07/661,500 US5153694A (en) 1990-03-02 1991-02-26 A semiconductor device having a collector structure free from crystal defects
EP91301725A EP0444957A1 (en) 1990-03-02 1991-03-01 Semiconductor device having a reduced junction leakage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2049220A JP2894777B2 (ja) 1990-03-02 1990-03-02 半導体装置

Publications (2)

Publication Number Publication Date
JPH03253026A true JPH03253026A (ja) 1991-11-12
JP2894777B2 JP2894777B2 (ja) 1999-05-24

Family

ID=12824863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2049220A Expired - Lifetime JP2894777B2 (ja) 1990-03-02 1990-03-02 半導体装置

Country Status (3)

Country Link
US (1) US5153694A (ja)
EP (1) EP0444957A1 (ja)
JP (1) JP2894777B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684819A (ja) * 1992-07-14 1994-03-25 Internatl Business Mach Corp <Ibm> 高濃度にドープされた半導体物質の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3145694B2 (ja) * 1990-08-28 2001-03-12 日本電気株式会社 半導体装置
US5994755A (en) * 1991-10-30 1999-11-30 Intersil Corporation Analog-to-digital converter and method of fabrication
US6555894B2 (en) * 1998-04-20 2003-04-29 Intersil Americas Inc. Device with patterned wells and method for forming same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011456A (ja) * 1983-06-17 1985-01-21 チバ−ガイギ−・アクチエンゲゼルシヤフト 新規なオキサミン酸エステル誘導体、その製造方法、該化合物を含有する有害生物防除用組成物及びその使用法
JPS63304623A (ja) * 1987-06-03 1988-12-12 Mitsubishi Electric Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740835A (en) * 1970-08-31 1973-06-26 Fairchild Camera Instr Co Method of forming semiconductor device contacts
US3667008A (en) * 1970-10-29 1972-05-30 Rca Corp Semiconductor device employing two-metal contact and polycrystalline isolation means
JPS55128869A (en) * 1979-03-26 1980-10-06 Mitsubishi Electric Corp Semiconductor device and method of fabricating the same
JPS5710230A (en) * 1980-06-20 1982-01-19 Fujitsu Ltd Manufacture of integrated circuit
DE3035462A1 (de) * 1980-09-19 1982-05-13 Siemens AG, 1000 Berlin und 8000 München Halbleiterelement
US4466178A (en) * 1981-06-25 1984-08-21 Rockwell International Corporation Method of making extremely small area PNP lateral transistor by angled implant of deep trenches followed by refilling the same with dielectrics
DE3889703D1 (de) * 1987-09-23 1994-06-30 Siemens Ag Absaugelektrode zur Verkürzung der Ausschaltzeit bei einem Halbleiterbauelement.
JP2729309B2 (ja) * 1988-12-05 1998-03-18 三菱電機株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011456A (ja) * 1983-06-17 1985-01-21 チバ−ガイギ−・アクチエンゲゼルシヤフト 新規なオキサミン酸エステル誘導体、その製造方法、該化合物を含有する有害生物防除用組成物及びその使用法
JPS63304623A (ja) * 1987-06-03 1988-12-12 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684819A (ja) * 1992-07-14 1994-03-25 Internatl Business Mach Corp <Ibm> 高濃度にドープされた半導体物質の製造方法

Also Published As

Publication number Publication date
JP2894777B2 (ja) 1999-05-24
US5153694A (en) 1992-10-06
EP0444957A1 (en) 1991-09-04

Similar Documents

Publication Publication Date Title
US7465969B2 (en) Bipolar transistor and method for fabricating the same
US20020197809A1 (en) Semiconductor device and method for fabricating the same
JP2748898B2 (ja) 半導体装置およびその製造方法
US5484737A (en) Method for fabricating bipolar transistor
JPH0241170B2 (ja)
KR100498503B1 (ko) 바이폴라 접합 트랜지스터 및 그 제조 방법
JPH03253026A (ja) 半導体装置
US4512074A (en) Method for manufacturing a semiconductor device utilizing selective oxidation and diffusion from a polycrystalline source
US5624854A (en) Method of formation of bipolar transistor having reduced parasitic capacitance
US20020042178A1 (en) Bipolar transistor manufacturing
JPS59108325A (ja) 半導体装置の製造方法
JP2001196382A (ja) 半導体装置及びその製造方法
US5893759A (en) Semiconductor device and method of fabricating the same
US7084484B2 (en) Semiconductor integrated circuit
JP2006054409A (ja) 半導体装置
US6525401B2 (en) Semiconductor device for integrated injection logic cell and process for fabricating the same
CN116033739A (zh) 半导体结构及其制造方法
JP3083542B2 (ja) バイポーラ型半導体集積回路装置の製造方法
JP2002231932A (ja) バイポーラ型半導体装置及びその製造方法
JPH0621077A (ja) 半導体装置およびその製造方法
JP2008305954A (ja) 半導体装置およびその製造方法
JPH0499329A (ja) 半導体装置の製造方法
JP2007180254A (ja) 半導体装置
JPH05109748A (ja) 半導体装置およびその製造方法
JPH06291132A (ja) バイポーラトランジスタ及びその製造方法