JPH03252142A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03252142A
JPH03252142A JP2049791A JP4979190A JPH03252142A JP H03252142 A JPH03252142 A JP H03252142A JP 2049791 A JP2049791 A JP 2049791A JP 4979190 A JP4979190 A JP 4979190A JP H03252142 A JPH03252142 A JP H03252142A
Authority
JP
Japan
Prior art keywords
bonding pad
top face
protective film
surface protective
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2049791A
Other languages
English (en)
Inventor
Shigeo Chatani
茶谷　茂雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP2049791A priority Critical patent/JPH03252142A/ja
Publication of JPH03252142A publication Critical patent/JPH03252142A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、内部に回路素子と入出力用のボンディングパ
ッドを有するＩＣなどの半導体装置に関する。
従来の技術 従来の半導体装置は、その入出力部であるボンディング
パッドが表面保護膜の下部に埋め込まれて形成され、し
たがってボンディングパッドの上面が表面保護膜の上面
よりも下にあった。
以下、従来の半導体装置について図面を参照しながら説
明する。
第５図（ａ）　、　（ｂ）は、従来の半導体装置のボン
ディングパッドの接続部分の構成を示しており、図にお
いて、１はＮ型のシリコン基板（半導体基板）、２は厚
い絶縁膜、３は内部回路への多結晶シリコンなどの配線
導体、４は層間絶縁膜、５はボンディングパッド、６は
半導体内部回路と外部接続用ビンを接続する金属線（引
出端子〉、７は表面保護膜、８はボンディングパッド５
と配線導体３を接続するための接続窓である。図から明
らかなようにボンディングパッド５は表面保護膜７の開
口部９の底部に設けられており、開口部９の大きさすな
わち一辺の長さｅｌは、金属線６とボンディングパッド
５との接続部の直径ｅ２よりも大きく形成されている。
また第５図（ｂ）に対応してその他の例として示した第
６図のようにボンディングパッド５の上面にバンブ（金
属などの球状物）１０を形成し、フィルムキャリアによ
って支持されたリードフレームの内部端子（引出端子）
１１を圧接して接続した半導体装置もある。
発明が解決しようとする課題 しかしながら上記従来の半導体装置では、ボンディング
パッド５と外部接続用ピンを接続するために表面保護１
１１７の開口部９に上部から金属線６を入れ、これを球
状にしてボンディングパッド５に接続する必要がある。
したがって表面保護膜７の開口部９やボンディングパッ
ド５は、金属線接続のための金属球よりも小さくするこ
とができず、半導体チップ面積を小型化して行（上で大
きな障害となっていた。またフィルムキャリアに半導体
チップを接続する際には、ボンディングパッド５の上面
にバンブ１０を形成しなければならないという課題があ
った。
本発明はこのような従来の課題を解決するものであり、
ボンディングパッドを小さくできるとともにバンプを形
成せずに、直接フィルムキャリアのリードフレームの内
部端子にボンディングパッドを接続できる半導体装置を
提供することを目的とするものである。
課題を解決するための手段 本発明は上記目的を達成するために、半導体回路の入出
力部分となるボンディングパッドの上面を、そのボンデ
ィングパッドの下に設けた半導体基板の凸部または配線
導体の凸部によって、表面保護膜の上面よりも上部へ盛
り上げた構造としたものである。
作用 したがって本発明によれば、ボンディングパッドの上面
を表面保護膜の上面より高（形成しており、そのため表
面保護膜の開口部やボンディングパッドの面積を金属線
の接続部の面積よりも小さくすることができて半導体チ
ップ面積を小さくすることが可能になり、またフィルム
キャリアのリードフレームの内部端子とボンディングパ
ッドとの接続をバンプを形成せずに行うことが可能とな
る。
実施例 以下本発明の実施例について第１図〜第４図とともに第
５図、第６図と同一部分については同一番号を付して詳
しい説明を省略し、相違する点について説明する。
まず第１図に示した第１の実施例においては、半導体基
板１の上面にボンディングパッド５の位置に対応して凸
部１ａを設けたものであり、この凸部１ａに応じて順次
絶縁膜２２層間絶絶縁膜。
ボンディングパッド５が凸状に形成され、その上面が表
面保護膜７の開口部９において表面保護膜７の上面より
も上に位置したものである。
また第２図に示した第２の実施例においては、第１の実
施例のように半導体基板１に凸部を形成するのではな（
、絶縁膜２上において同じくボンディングパッド５の位
置に対応して配線導体３に凸部３ａ４設けたものである
。この凸部３ａにより層間絶縁膜４およびボンディング
パッド５が凸状に形成され、その上面は表面保護膜７の
開口部９において表面保護膜７の上面よりも上に位置す
ることになる。
したがって上記第１および第２の実施例において、表面
保護膜７の開口部９の一辺の長さｅ＋は金属線６のボン
ディングパッド５との接続部の直径１２よりも小さく形
成すること・ができ、半導体チップ面積を小型化するこ
とが可能となる。
第３図（ａ）　、　（ｂ）および第４図は本発明による
第３および第４の実施例を示すものであり、第３図のも
のは半導体基板１に凸部１ａを設けた場合、第４図のも
のは配線導体３に凸部３ａを設けた場合である。図に示
すようにボンディングパッド５の上面にバンプを形成し
なくてもキャリアフィルム（図示せず）のリードフレー
ムの内部端子１１とボンディングパッド５を圧接して接
続することができる。すなわち、第１図および第２図の
場合と同様に、ボンディングパッド５の上面は表面保護
膜７の上面より盛り上がった構造となっており、その形
状がボンディングパッド５上にバンブを形成したような
構造となっているため、リードフレームの内部端子１１
とボンディングパッド５を圧接して接続する時にバンブ
を必要とすることなく直接接続することが可能となるも
のである。それにより工程を簡略化でき、コスト削減に
役立つものである。
発明の効果 本発明は上記実施例より明らかなように、ボンディング
パッドの上面を表面保護膜の上面と同じ高さもしくは同
面よりも高く形成するようにしたものであり、これによ
り表面保護膜の開口部やボンディングパッドの面積を小
さくすることができ、半導体チップ面積の小型化が可能
となる。またフィルムキャリアのリードフレームに半導
体チップを接続する際に、ボンディングパッドの上面に
バンプを形成する必要がな（、ボンディングパッドとリ
ードフレームの内部端子を圧接することにより直接接続
することができるものである。
【図面の簡単な説明】
第１図（ａ）は本発明の第１の実施例における半導体装
置の要部平面図、同図（ｂ）は（ａ）のＡ−Ａ　’線に
おける断面図、第２図は第２の実施例における半導体装
置の要部断面図、第３図（ａ）は金属線に代えてリード
フレームの内部端子を接続した本発明による第３の実施
例の半導体装置の要部平面図、同図（ｂ）は（ａ）のＢ
−Ｂ　’線における断面図、第４図は第４の実施例にお
ける半導体装置の要部断面図、第５図（ａ）は従来の半
導体装置の要部平面図、同図（ｂ）は（ａ）のｃ−ｃ　
’線における断面図、第６図は従来の半導体装置の他の
例の断面図である。 １・・・・・・半導体基板、１ａ・・・・・・半導体基
板の凸部、５・・・・・・ボンディングパッド、６・・
・・・・金属線（引出端子〉、７・・・・・・表面保護
膜。

Claims (2)

    【特許請求の範囲】
  1. （１）ボンディングパッドの位置に対応する半導体基板
    の上面に凸部を設けて前記ボンディングパッドの上面を
    その周辺部に被覆されている表面保護膜の上面の高さ以
    上とし、前記ボンディングパッドの上面に引出端子を接
    続した半導体装置。
  2. （２）半導体基板の上面に凸部を設けることに代えてボ
    ンディングパッドの位置に対応してその下部に配設され
    た配線導体に凸部を設けた請求項（１）記載の半導体装
    置。
JP2049791A 1990-03-01 1990-03-01 半導体装置 Pending JPH03252142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2049791A JPH03252142A (ja) 1990-03-01 1990-03-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2049791A JPH03252142A (ja) 1990-03-01 1990-03-01 半導体装置

Publications (1)

Publication Number Publication Date
JPH03252142A true JPH03252142A (ja) 1991-11-11

Family

ID=12840977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2049791A Pending JPH03252142A (ja) 1990-03-01 1990-03-01 半導体装置

Country Status (1)

Country Link
JP (1) JPH03252142A (ja)

Similar Documents

Publication Publication Date Title
US8053278B2 (en) Multi-chip package type semiconductor device
US6124546A (en) Integrated circuit chip package and method of making the same
US5708304A (en) Semiconductor device
US6576997B2 (en) Semiconductor device and method for fabricating the same
TW429567B (en) Stack package and method of fabricating the same
US9240372B1 (en) Semiconductor die having lead wires formed over a circuit in a shielded area
KR920001690A (ko) 수지봉지형 반도체장치
JPH1012769A (ja) 半導体装置およびその製造方法
US6864588B2 (en) MCM package with bridge connection
US6160311A (en) Enhanced heat dissipating chip scale package method and devices
JPH03252142A (ja) 半導体装置
US5554881A (en) Constitution of an electrode arrangement in a semiconductor element
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
JPH05235245A (ja) 半導体集積回路装置
JP2005116916A (ja) 半導体装置及びその製造方法
KR200157926Y1 (ko) 리드 온 칩 패키지
JPH04277642A (ja) ワイヤーボンディング方法
JPH0396243A (ja) 半導体集積回路装置
JPS635250Y2 (ja)
JP2773762B2 (ja) 半導体装置の製造方法
JPS5828359Y2 (ja) 半導体集積回路装置
JP2890795B2 (ja) 混成集積回路
JPH05218295A (ja) 半導体装置
JPH0945724A (ja) 半導体装置
JPH05183090A (ja) 樹脂封止型半導体装置