JPH0325056B2 - - Google Patents
Info
- Publication number
- JPH0325056B2 JPH0325056B2 JP58205698A JP20569883A JPH0325056B2 JP H0325056 B2 JPH0325056 B2 JP H0325056B2 JP 58205698 A JP58205698 A JP 58205698A JP 20569883 A JP20569883 A JP 20569883A JP H0325056 B2 JPH0325056 B2 JP H0325056B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- bipolar transistor
- electronic switch
- control signal
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001939 inductive effect Effects 0.000 abstract description 2
- 238000011084 recovery Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/107—Modifications for increasing the maximum permissible switched voltage in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Electronic Switches (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Air Bags (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、MOSFET(MOS電界効果トランジ
スタ)とバイポーラトランジスタとを備え、バイ
ポーラトランジスタのエミツタがMOSFETに接
続されている電子スイツチに関する。
スタ)とバイポーラトランジスタとを備え、バイ
ポーラトランジスタのエミツタがMOSFETに接
続されている電子スイツチに関する。
MOSFETとバイポーラトランジスタとを備え
た電子スイツチは、例えば刊行物“Elektronik”、
23/1981、第93〜96頁に記載されている。この回
路は、例えば300V以上の高耐圧のMOSFETが比
較的高いオン抵抗Rpoを有することを考慮してい
る。バイポーラトランジスタとMOSFETとの組
合せは、僅かのオン抵抗を有する低耐圧の
MOSFETと、相応せる高耐圧のMOSFETより
も低いオン抵抗を有する高耐圧バイポーラトラン
ジスタとを使用することを可能にする。上述の直
列回路の欠点は、バイポーラトランジスタの過制
御を防止するために、バイポーラトランジスタに
対して特別な直流電圧源か、または動的に変成器
を介して充電されるコンデンサ(このコンデンサ
の容量はスイツチのスイツチング周波数に合わせ
て選定されなければならない)が必要であるとい
うところにある。
た電子スイツチは、例えば刊行物“Elektronik”、
23/1981、第93〜96頁に記載されている。この回
路は、例えば300V以上の高耐圧のMOSFETが比
較的高いオン抵抗Rpoを有することを考慮してい
る。バイポーラトランジスタとMOSFETとの組
合せは、僅かのオン抵抗を有する低耐圧の
MOSFETと、相応せる高耐圧のMOSFETより
も低いオン抵抗を有する高耐圧バイポーラトラン
ジスタとを使用することを可能にする。上述の直
列回路の欠点は、バイポーラトランジスタの過制
御を防止するために、バイポーラトランジスタに
対して特別な直流電圧源か、または動的に変成器
を介して充電されるコンデンサ(このコンデンサ
の容量はスイツチのスイツチング周波数に合わせ
て選定されなければならない)が必要であるとい
うところにある。
本発明の目的は、上述のような電子スイツチ
を、その動作をスイツチング周波数に依存せずか
つバイポーラトランジスタのための特別な直流電
圧源が必要でないように改善することにある。
を、その動作をスイツチング周波数に依存せずか
つバイポーラトランジスタのための特別な直流電
圧源が必要でないように改善することにある。
上述の目的を達成するため、本発明において
は、冒頭に記載した電子スイツチにおいて、 a) バイポーラトランジスタとMOSFETとの
直列回路に別のMOSFETと閾値素子との直列
回路が並列接続され、 b) その閾値素子はバイポーラトランジスタの
ベースとこのバイポーラトランジスタに接続さ
れていないほうのMOSFET端子との間にあ
り、 c) 両MOSFETのゲートに制御信号が導かれ
る ようにする。
は、冒頭に記載した電子スイツチにおいて、 a) バイポーラトランジスタとMOSFETとの
直列回路に別のMOSFETと閾値素子との直列
回路が並列接続され、 b) その閾値素子はバイポーラトランジスタの
ベースとこのバイポーラトランジスタに接続さ
れていないほうのMOSFET端子との間にあ
り、 c) 両MOSFETのゲートに制御信号が導かれ
る ようにする。
また本発明においては、MOSFET(第1の
MOSFET)とバイポーラトランジスタとを備
え、そのバイポーラトランジスタの1つのコレク
タ・エミツタ区間とMOSFETのドレイン・ソー
ス区間とが直列に接続されている電子スイツチに
おいて、 a) ダーリントン増幅器の終段のバイポーラト
ランジスタのエミツタが第1のMOSFETに直
列に接続されていること、 b) その終段のバイポーラトランジスタと第1
のMOSFETとの直列回路に、第2の
MOSFETと閾値素子との直列回路が並列接続
されていること、 c) その閾値素子はダーリントン増幅器の最前
段のバイポーラトランジスタのベースと第1の
MOSFETの前記終段のバイポーラトランジス
タと接続されていないほうの端子との間に接続
されていること、 d) 両MOSFETのゲートに制御信号が導かれ
るようになつている ものである。
MOSFET)とバイポーラトランジスタとを備
え、そのバイポーラトランジスタの1つのコレク
タ・エミツタ区間とMOSFETのドレイン・ソー
ス区間とが直列に接続されている電子スイツチに
おいて、 a) ダーリントン増幅器の終段のバイポーラト
ランジスタのエミツタが第1のMOSFETに直
列に接続されていること、 b) その終段のバイポーラトランジスタと第1
のMOSFETとの直列回路に、第2の
MOSFETと閾値素子との直列回路が並列接続
されていること、 c) その閾値素子はダーリントン増幅器の最前
段のバイポーラトランジスタのベースと第1の
MOSFETの前記終段のバイポーラトランジス
タと接続されていないほうの端子との間に接続
されていること、 d) 両MOSFETのゲートに制御信号が導かれ
るようになつている ものである。
以下、図面を参照しながら、本発明を実施例に
ついて詳細に説明する。
ついて詳細に説明する。
実施例 1
第1図によるスイツチは高耐圧のバイポーラト
ランジスタ1と比較的耐圧の低いMOSFET2と
の直列回路を有する。この直列回路は負荷5を介
して供給電圧UBにつながつている。バイポーラ
トランジスタとMOSFETとからなる上述の直列
回路には、別のMOSFET3と閾値素子4とから
なる直列回路が並列接続されている。ツエナーダ
イオード、またはダイオード、または直列接続ダ
イオード群からなる閾値素子4は、バイポーラト
ランジスタ1のベースとMOSFET2の端子のう
ちバイポーラトランジスタ1と接続されていない
ほうの端子(この場合にはソース端子)との間に
接続されている。別のMOSFET3は供給電圧UB
に対して設計され、したがつて高耐圧である。両
MOSFET2,3のゲートは制御電圧u1が印加さ
れる入力端子に接続されている。
ランジスタ1と比較的耐圧の低いMOSFET2と
の直列回路を有する。この直列回路は負荷5を介
して供給電圧UBにつながつている。バイポーラ
トランジスタとMOSFETとからなる上述の直列
回路には、別のMOSFET3と閾値素子4とから
なる直列回路が並列接続されている。ツエナーダ
イオード、またはダイオード、または直列接続ダ
イオード群からなる閾値素子4は、バイポーラト
ランジスタ1のベースとMOSFET2の端子のう
ちバイポーラトランジスタ1と接続されていない
ほうの端子(この場合にはソース端子)との間に
接続されている。別のMOSFET3は供給電圧UB
に対して設計され、したがつて高耐圧である。両
MOSFET2,3のゲートは制御電圧u1が印加さ
れる入力端子に接続されている。
動作説明のために、制御電圧が入力されておら
ず、したがつて電子スイツチは阻止状態にあるも
のとする。その際、バイポーラトランジスタ1と
MOSFET2との直列回路の出力端には供給電圧
UBに相当する電圧u3が生じている。制御電圧u1
の印加時にはMOSFET2および3が導通制御さ
れる。この制御御はMOSFETにおける誘電損失
を除いて無電力である。この際、MOSFET3を
通して電流i1が流れるのに対して、MOSFET2
は最初は無電流のままである。なぜならばバイポ
ーラトランジスタ1がまだ阻止状態にあるからで
ある。しかし、トランジスタ1のエミツタ電位が
零に向かう。それにより、電流i1の少なくとも一
部がベース電流としてバイポーラトランジスタ1
へ流入し、このスイツチ1をオンする。閾値素子
4の閾値電圧がバイポーラトランジスタ1のベー
ス・エミツタ間抵抗とMOSFET2のドレイン・
ソース間抵抗との和よりも高い場合には、閾値素
子4を通る電流は全くない。負荷電流は今やほと
んど完全に電流i2としてバイポーラトランジスタ
1およびMOSFET2を通して流れる。
MOSFET3を通してはバイポーラトランジスタ
1のための制御電流のみが流れる。この電流は一
般に僅かであるため、比較的高抵抗のMOSFET
3における損失は無視できるほど僅かである。電
子スイツチは入力電圧u1が零になつたとき阻止状
態となる。
ず、したがつて電子スイツチは阻止状態にあるも
のとする。その際、バイポーラトランジスタ1と
MOSFET2との直列回路の出力端には供給電圧
UBに相当する電圧u3が生じている。制御電圧u1
の印加時にはMOSFET2および3が導通制御さ
れる。この制御御はMOSFETにおける誘電損失
を除いて無電力である。この際、MOSFET3を
通して電流i1が流れるのに対して、MOSFET2
は最初は無電流のままである。なぜならばバイポ
ーラトランジスタ1がまだ阻止状態にあるからで
ある。しかし、トランジスタ1のエミツタ電位が
零に向かう。それにより、電流i1の少なくとも一
部がベース電流としてバイポーラトランジスタ1
へ流入し、このスイツチ1をオンする。閾値素子
4の閾値電圧がバイポーラトランジスタ1のベー
ス・エミツタ間抵抗とMOSFET2のドレイン・
ソース間抵抗との和よりも高い場合には、閾値素
子4を通る電流は全くない。負荷電流は今やほと
んど完全に電流i2としてバイポーラトランジスタ
1およびMOSFET2を通して流れる。
MOSFET3を通してはバイポーラトランジスタ
1のための制御電流のみが流れる。この電流は一
般に僅かであるため、比較的高抵抗のMOSFET
3における損失は無視できるほど僅かである。電
子スイツチは入力電圧u1が零になつたとき阻止状
態となる。
実施例 2
第1図に示した電子スイツチは、例えばモータ
制御用変換器において現われるようなフリーホイ
ーリング動作を有する誘導性負荷にも僅かの変形
によつて適用することができる。かかるスイツチ
が第2図に示されている。ここでは負荷インダク
タンス要素6とフリーホイーリングダイオード7
とからなる。かかる装置は例えば数十kHzの制御
周波数で運転される。この場合に平均負荷電流I
が休止期間においてフリーホイーリングダイオー
ド7を介して導かれる。電子スイツチが投入され
ると、電子スイツチはダイオード7のターンオフ
まで短絡状態で動作し、極めて厳しい責務を負わ
される。
制御用変換器において現われるようなフリーホイ
ーリング動作を有する誘導性負荷にも僅かの変形
によつて適用することができる。かかるスイツチ
が第2図に示されている。ここでは負荷インダク
タンス要素6とフリーホイーリングダイオード7
とからなる。かかる装置は例えば数十kHzの制御
周波数で運転される。この場合に平均負荷電流I
が休止期間においてフリーホイーリングダイオー
ド7を介して導かれる。電子スイツチが投入され
ると、電子スイツチはダイオード7のターンオフ
まで短絡状態で動作し、極めて厳しい責務を負わ
される。
スイツチ自身が第1図によるものと相違すると
ころは、主としてMOSFET2に制御信号u1が遅
延素子8を介して導かれるようになつている点で
ある。この遅延素子8はMOSFET2を導通状態
に制御する極性の電圧に対して有効である。これ
は遅延素子8を橋絡するダイオード9によつて示
されている。MOSFET2の遮断時にはそのゲー
ト・ソース間静電容量を速やかに放電させ、トラ
ンジスタを速やかに阻止することができる。遅延
素子8は例えば抵抗からなる。
ころは、主としてMOSFET2に制御信号u1が遅
延素子8を介して導かれるようになつている点で
ある。この遅延素子8はMOSFET2を導通状態
に制御する極性の電圧に対して有効である。これ
は遅延素子8を橋絡するダイオード9によつて示
されている。MOSFET2の遮断時にはそのゲー
ト・ソース間静電容量を速やかに放電させ、トラ
ンジスタを速やかに阻止することができる。遅延
素子8は例えば抵抗からなる。
制御電圧u1の印加時には遅延素子8のためにま
ずMOSFET3が投入される。その際、電流はま
ず閾値素子4を介してのみ流れる。この閾値素子
は既に述べたようにツエナーダイオード、または
ダイオードに、または直列接続ダイオード群14
からなる。ダイオードの微分抵抗により
MOSFET3に負帰還作用がもたらされ、これに
よつて上述の短絡状態において発生する尖頭電流
が効果的に制限される。遅延時間T後に
MOSFET2も投入され、バイポーラトランジス
タ1のエミツタ電位が低下する。それにより電流
i1が制御電流としてトランジスタ1へ移り、この
トランジスタ1を導通させる。これにより負荷電
流は大部分電流i2としてトランジスタ1,2を通
して流れる。
ずMOSFET3が投入される。その際、電流はま
ず閾値素子4を介してのみ流れる。この閾値素子
は既に述べたようにツエナーダイオード、または
ダイオードに、または直列接続ダイオード群14
からなる。ダイオードの微分抵抗により
MOSFET3に負帰還作用がもたらされ、これに
よつて上述の短絡状態において発生する尖頭電流
が効果的に制限される。遅延時間T後に
MOSFET2も投入され、バイポーラトランジス
タ1のエミツタ電位が低下する。それにより電流
i1が制御電流としてトランジスタ1へ移り、この
トランジスタ1を導通させる。これにより負荷電
流は大部分電流i2としてトランジスタ1,2を通
して流れる。
バイポーラトランジスタ1が過負荷にならない
ことを保証するためには遅延時間Tはダイオード
7のターンオフ時間よりも大きく選定することが
望ましい。これにより、トランジスタ1を通る言
うに足る電流は電圧u3が既に低下したときにはじ
めて流れ始める。この関係は第3図に示されてい
る。閾値素子として使用されるツエナーダイオー
ドのツエナー電圧がトランジスタ1のベース・エ
ミツタ間電圧とMOSFET2のソース・ドレイン
間電圧との和よりも大きくなると、電流i1の全部
が制御電流としてトランジスタ1へ流れる。1つ
又は複数のダイオードを使用する場合には、これ
らのダイオードの閾電圧は上述の電圧の和よりも
大きくなければならない。
ことを保証するためには遅延時間Tはダイオード
7のターンオフ時間よりも大きく選定することが
望ましい。これにより、トランジスタ1を通る言
うに足る電流は電圧u3が既に低下したときにはじ
めて流れ始める。この関係は第3図に示されてい
る。閾値素子として使用されるツエナーダイオー
ドのツエナー電圧がトランジスタ1のベース・エ
ミツタ間電圧とMOSFET2のソース・ドレイン
間電圧との和よりも大きくなると、電流i1の全部
が制御電流としてトランジスタ1へ流れる。1つ
又は複数のダイオードを使用する場合には、これ
らのダイオードの閾電圧は上述の電圧の和よりも
大きくなければならない。
制御電圧u1が零に等しくなつたとき、
MOSFET2および3が同時に阻止される。バイ
ポーラトランジスタ1のエミツタは無電流とな
り、電流i2は蓄積電荷により今やコレクタ・ベー
ス区間を通つて流れる。それにより出力電圧u3の
立上がりの開始が遅らされる。しかし、その立上
がり自身は、ベース・コレクタpn接合の静電容
量が放電させられるだけですむことから速やかに
経過する。1つのダイオードでは熱的過負荷に関
係する上述の第2のブレークオーバの場合が生じ
得ないので、バイポーラトランジスタ1は最大許
容ベース・コレクタ間阻止電圧に相当する阻止電
圧を要求される。これは最大許容エミツタ・コレ
クタ間阻止電圧よりも高い。
MOSFET2および3が同時に阻止される。バイ
ポーラトランジスタ1のエミツタは無電流とな
り、電流i2は蓄積電荷により今やコレクタ・ベー
ス区間を通つて流れる。それにより出力電圧u3の
立上がりの開始が遅らされる。しかし、その立上
がり自身は、ベース・コレクタpn接合の静電容
量が放電させられるだけですむことから速やかに
経過する。1つのダイオードでは熱的過負荷に関
係する上述の第2のブレークオーバの場合が生じ
得ないので、バイポーラトランジスタ1は最大許
容ベース・コレクタ間阻止電圧に相当する阻止電
圧を要求される。これは最大許容エミツタ・コレ
クタ間阻止電圧よりも高い。
上述の回路はバイポーラトランジスタの制御の
ために付加的な電圧源をなんら必要しないという
利点を有する。さらに、スイツチは閾値素子とし
て1つまたは複数のダイオードを使用するときに
は逆電流を通さない。これにより例えばブリツジ
回路の場合に容量にフリーホイーリングダイオー
ドを並列接続することができる。MOSFETは全
く逆電流を導かないために、公知の転流時におけ
るdv/dtの問題がなくなる。
ために付加的な電圧源をなんら必要しないという
利点を有する。さらに、スイツチは閾値素子とし
て1つまたは複数のダイオードを使用するときに
は逆電流を通さない。これにより例えばブリツジ
回路の場合に容量にフリーホイーリングダイオー
ドを並列接続することができる。MOSFETは全
く逆電流を導かないために、公知の転流時におけ
るdv/dtの問題がなくなる。
第2図に関してはMOSFET2に制御電圧が遅
延素子8を介して導かれているが、適当に時間的
なずれをもつた特別の発信源によつても制御する
こともできる。
延素子8を介して導かれているが、適当に時間的
なずれをもつた特別の発信源によつても制御する
こともできる。
実施例3
第1図および第2図の回路は、MOSFET2に
直列に接続されている単一のバイポーラトランジ
スタ1の代りに、MOSFET2に2つ又は3つの
バイポーラトランジスタからなるダーリントン増
幅器を直列に接続することによつて変形すること
ができる。2つのバイポーラトランジスタ1およ
び10からなるダーリントントランジスタ増幅器
を備えた回路が第4図に示されている。ここでは
メインバイポーラトランジスタ1のエミツタ・コ
レクタ区間がMOSFET2のドレイン・ソース区
間に直列に接続されている。別のMOSFET3と
閾値素子4とからなる直列回路がバイポーラトラ
ンジスタ1とMOSFET2との直列回路に並列接
続されている。閾値素子4はダーリントン増幅器
の前段トランジスタ10のベースとMOSFET2
のソースとの間にある。
直列に接続されている単一のバイポーラトランジ
スタ1の代りに、MOSFET2に2つ又は3つの
バイポーラトランジスタからなるダーリントン増
幅器を直列に接続することによつて変形すること
ができる。2つのバイポーラトランジスタ1およ
び10からなるダーリントントランジスタ増幅器
を備えた回路が第4図に示されている。ここでは
メインバイポーラトランジスタ1のエミツタ・コ
レクタ区間がMOSFET2のドレイン・ソース区
間に直列に接続されている。別のMOSFET3と
閾値素子4とからなる直列回路がバイポーラトラ
ンジスタ1とMOSFET2との直列回路に並列接
続されている。閾値素子4はダーリントン増幅器
の前段トランジスタ10のベースとMOSFET2
のソースとの間にある。
第4図による装置においても、第2図による装
置の場合と同様に、MOSFET2を導通制御する
極性の制御信号のときに有効に働く遅延素子8を
挿入することができる。
置の場合と同様に、MOSFET2を導通制御する
極性の制御信号のときに有効に働く遅延素子8を
挿入することができる。
第1図は本発明の第1実施例を示す回路図、第
2図は本発明の第2実施例を示す回路図、第3図
は第2図についての回路動作説明図、第4図は本
発明の第3実施例を示す回路図である。 1…バイポーラトランジスタ、2…第1の
MOSFET、3…第2のMOSFET、4…閾値素
子、8…遅延素子、14…直列接続ダイオード群
(閾値素子)。
2図は本発明の第2実施例を示す回路図、第3図
は第2図についての回路動作説明図、第4図は本
発明の第3実施例を示す回路図である。 1…バイポーラトランジスタ、2…第1の
MOSFET、3…第2のMOSFET、4…閾値素
子、8…遅延素子、14…直列接続ダイオード群
(閾値素子)。
Claims (1)
- 【特許請求の範囲】 1 MOSFET(第1のMOSFET)とバイポーラ
トランジスタとを備え、そのバイポーラトランジ
スタのエミツタが前記MOSFETに接続されてい
る電子スイツチにおいて、 a) 前記バイポーラトランジスタと第1の
MOSFETとの直列回路に、第2MOSFETと閾
値素子との直列回路が並列接続されているこ
と、 のb) 前記閾値素子は前記バイポーラトランジ
スタのベースと前記第1のMOSFETの前記バ
イポーラトランジスタに接続されていないほう
の端子との間に接続されていること、 c) 両MOSFETのゲートに制御信号が導かれ
るようになつていること を特徴とする電子スイツチ。 2 閾値素子は1つのダイオード又は直列接続さ
れた複数のダイオードからなることを特徴とする
特許請求の範囲第1項記載の電子スイツチ。 3 閾値素子はツエナーダイオードであることを
特徴とする特許請求の範囲第1項記載の電子スイ
ツチ。 4 第1のMOSFETには第2のMOSFETに導
かれる制御信号が遅延素子を介して導かれ、その
遅延素子は第1のMOSFETを導通制御する極性
の制御信号の場合に動作することを特徴とする特
許請求の範囲第1項ないし第3項のいずれか1項
に記載の電子スイツチ。 5 遅延素子はダイオードを並列接続された抵抗
であることを特徴とする特許請求の範囲第4項記
載の電子スイツチ。 6 第1のMOSFETのゲートには別の制御信号
源から制御信号が導かれることを特徴とする特許
請求の範囲第1項ないし第3項のいずれか1項に
記載の電子スイツチ。 7 MOSFET(第1のMOSFET)とバイポーラ
トランジスタとを備え、そのバイポーラトランジ
スタの1つのコレクタ・エミツタ区間と
MOSFETのドレイン・ソース区間とが直列に接
続されている電子スイツチにおいて、 a) ダーリントン増幅器の終段のバイポーラト
ランジスタのエミツタが第1のMOSFETに直
列に接続されていること、 b) その終段のバイポーラトランジスタと第1
のMOSFETとの直列回路に、第2の
MOSFETと閾値素子との直列回路が並列接続
されていること、 c) その閾値素子はダーリントン増幅器の最前
段のバイポーラトランジスタのベースと第1の
MOSFETの前記終段のバイポーラトランジス
タと接続されていないほうの端子との間に接続
されていること、 d) 両MOSFETのゲートに制御信号が導かれ
るようになつていること を特徴とする電子スイツチ。 8 第1のMOSFETには第2のMOSFETに導
かれる制御信号が遅延素子を介して導かれ、その
遅延素子は第1のMOSFETを導通制御する極性
の制御信号の場合に動作することを特徴とする特
許請求の範囲第7項記載の電子スイツチ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823240778 DE3240778A1 (de) | 1982-11-04 | 1982-11-04 | Elektronischer schalter |
DE3240778.5 | 1982-11-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59100621A JPS59100621A (ja) | 1984-06-09 |
JPH0325056B2 true JPH0325056B2 (ja) | 1991-04-04 |
Family
ID=6177302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58205698A Granted JPS59100621A (ja) | 1982-11-04 | 1983-11-01 | 電子スイツチ |
Country Status (5)
Country | Link |
---|---|
US (1) | US4760293A (ja) |
EP (1) | EP0108283B1 (ja) |
JP (1) | JPS59100621A (ja) |
AT (1) | ATE40620T1 (ja) |
DE (2) | DE3240778A1 (ja) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5994861A (ja) * | 1982-11-24 | 1984-05-31 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
US4586004A (en) * | 1983-06-27 | 1986-04-29 | Saber Technology Corp. | Logic and amplifier cells |
US4651035A (en) * | 1984-11-13 | 1987-03-17 | Fuji Electric Co., Ltd. | Compound diverse transistor switching circuit |
JPS61200025A (ja) * | 1985-02-28 | 1986-09-04 | Toyota Motor Corp | 自動車のチルト・スライド式サンル−フ |
JPS61288616A (ja) * | 1985-06-17 | 1986-12-18 | Fuji Electric Co Ltd | 半導体装置 |
JPS61288617A (ja) * | 1985-06-17 | 1986-12-18 | Fuji Electric Co Ltd | 半導体装置 |
EP0220791B1 (en) * | 1985-06-18 | 1989-06-14 | Fuji Electric Co., Ltd. | Switching device |
JPS63153910A (ja) * | 1986-12-17 | 1988-06-27 | Nec Corp | レベルシフト回路 |
JPS63200224A (ja) * | 1987-02-14 | 1988-08-18 | Fanuc Ltd | キ−ボ−ド装置 |
JP2619415B2 (ja) * | 1987-09-24 | 1997-06-11 | 株式会社日立製作所 | 半導体論理回路 |
JPH01133414A (ja) * | 1987-11-18 | 1989-05-25 | Mitsubishi Electric Corp | カスコードBiMOS駆動回路 |
JPH01261023A (ja) * | 1988-04-12 | 1989-10-18 | Hitachi Ltd | 半導体集積回路装置 |
JPH01300714A (ja) * | 1988-05-30 | 1989-12-05 | Norio Akamatsu | 負荷電流制御型論理回路 |
US4980578A (en) * | 1988-12-20 | 1990-12-25 | Texas Instruments Incorporated | Fast sense amplifier |
JP2783579B2 (ja) * | 1989-03-01 | 1998-08-06 | 株式会社東芝 | 半導体装置 |
JPH033417A (ja) * | 1989-05-30 | 1991-01-09 | Nec Corp | 半導体集積回路 |
US5012134A (en) * | 1990-03-02 | 1991-04-30 | Hewlett-Packard Company | DC bootstrapped unity gain buffer |
GB9209788D0 (en) * | 1992-05-06 | 1992-06-17 | Ibm | Switch circuit |
GB2277215B (en) * | 1993-04-16 | 1997-04-23 | Marconi Gec Ltd | A power control switch |
IT1266376B1 (it) * | 1993-05-31 | 1996-12-27 | Merloni Antonio Spa | Perfezionamento nei sistemi di pilotaggio degli inverter elettronici. |
JPH0738337A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | 低歪カスケード回路 |
GB9326275D0 (en) * | 1993-12-23 | 1994-02-23 | Lucas Ind Plc | Tamper-resistant circuit |
DE19512911C1 (de) * | 1995-04-06 | 1996-05-09 | Bosch Gmbh Robert | Schaltungsanordnung zum Schalten einer elektrischen Last |
US6930473B2 (en) | 2001-08-23 | 2005-08-16 | Fairchild Semiconductor Corporation | Method and circuit for reducing losses in DC-DC converters |
US7071763B2 (en) * | 2002-12-27 | 2006-07-04 | Emosyn America, Inc. | Transistor circuits for switching high voltages and currents without causing snapback or breakdown |
EP1797634B1 (de) * | 2004-10-09 | 2010-07-07 | EMB-Papst St. Georgen GmbH & Co. KG | Verfahren und anordnung zum steuern der bestromung eines elektronisch kommutierten motors |
US8729875B2 (en) * | 2005-12-12 | 2014-05-20 | Clipsal Australia Pty Ltd | Current zero crossing detector in a dimmer circuit |
US8183892B2 (en) | 2009-06-05 | 2012-05-22 | Fairchild Semiconductor Corporation | Monolithic low impedance dual gate current sense MOSFET |
JP6938620B2 (ja) | 2016-05-07 | 2021-09-22 | インテレソル,エルエルシー | 高効率ac−dcコンバータおよび方法 |
CN109314511B (zh) | 2016-05-12 | 2023-10-20 | 因特莱索有限责任公司 | 电子开关和调光器 |
DE112017004119T5 (de) * | 2016-08-17 | 2019-05-09 | Denso Corporation | Transistoransteuerungsschaltung und Motoransteuerungssteuerungsvorrichtung |
US10931473B2 (en) | 2016-10-20 | 2021-02-23 | Intelesol, Llc | Building automation system |
KR102480205B1 (ko) | 2016-10-28 | 2022-12-21 | 인테레솔, 엘엘씨 | 고효율 ac-dc 추출 변환기 및 방법 |
CN110870192B (zh) | 2016-10-28 | 2021-11-12 | 因特莱索有限责任公司 | 具有控制的负载识别ac电源及方法 |
US10819336B2 (en) | 2017-12-28 | 2020-10-27 | Intelesol, Llc | Electronic switch and dimmer |
US11671029B2 (en) | 2018-07-07 | 2023-06-06 | Intelesol, Llc | AC to DC converters |
US11581725B2 (en) | 2018-07-07 | 2023-02-14 | Intelesol, Llc | Solid-state power interrupters |
US11056981B2 (en) | 2018-07-07 | 2021-07-06 | Intelesol, Llc | Method and apparatus for signal extraction with sample and hold and release |
US11334388B2 (en) | 2018-09-27 | 2022-05-17 | Amber Solutions, Inc. | Infrastructure support to enhance resource-constrained device capabilities |
US11205011B2 (en) | 2018-09-27 | 2021-12-21 | Amber Solutions, Inc. | Privacy and the management of permissions |
US10985548B2 (en) | 2018-10-01 | 2021-04-20 | Intelesol, Llc | Circuit interrupter with optical connection |
US11349296B2 (en) | 2018-10-01 | 2022-05-31 | Intelesol, Llc | Solid-state circuit interrupters |
EP3900487A4 (en) | 2018-12-17 | 2022-09-21 | Intelesol, LLC | ALTERNATELY DRIVEN LIGHT EMITTING DIODE SYSTEMS |
US11422520B2 (en) | 2019-04-08 | 2022-08-23 | Intelesol, Llc | Building automation system |
US11336199B2 (en) | 2019-04-09 | 2022-05-17 | Intelesol, Llc | Load identifying AC power supply with control and methods |
US11170964B2 (en) | 2019-05-18 | 2021-11-09 | Amber Solutions, Inc. | Intelligent circuit breakers with detection circuitry configured to detect fault conditions |
US11469586B2 (en) * | 2019-06-04 | 2022-10-11 | Texas Instruments Incorporated | Over-current protection circuit |
EP4088125A4 (en) | 2020-01-21 | 2024-03-06 | Amber Semiconductor, Inc. | SMART CIRCUIT INTERRUPTION |
US11670946B2 (en) | 2020-08-11 | 2023-06-06 | Amber Semiconductor, Inc. | Intelligent energy source monitoring and selection control system |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3541234A (en) * | 1967-10-20 | 1970-11-17 | Rca Corp | Video circuits employing cascoded combinations of field effect transistors with high voltage,low bandwidth bipolar transistors |
US3609479A (en) * | 1968-02-29 | 1971-09-28 | Westinghouse Electric Corp | Semiconductor integrated circuit having mis and bipolar transistor elements |
US3601630A (en) * | 1969-06-26 | 1971-08-24 | Texas Instruments Inc | Mos circuit with bipolar emitter-follower output |
US3733597A (en) * | 1969-08-29 | 1973-05-15 | Us Army | Proximity detector and alarm utilizing field effect transistors |
JPS5490941A (en) * | 1977-12-26 | 1979-07-19 | Hitachi Ltd | Driving circuit of tristate type |
US4274014A (en) * | 1978-12-01 | 1981-06-16 | Rca Corporation | Switched current source for current limiting complementary symmetry inverter |
JPS55136726A (en) * | 1979-04-11 | 1980-10-24 | Nec Corp | High voltage mos inverter and its drive method |
US4360744A (en) * | 1979-06-01 | 1982-11-23 | Taylor Brian E | Semiconductor switching circuits |
US4366522A (en) * | 1979-12-10 | 1982-12-28 | Reliance Electric Company | Self-snubbing bipolar/field effect (biofet) switching circuits and method |
US4347445A (en) * | 1979-12-31 | 1982-08-31 | Exxon Research And Engineering Co. | Floating hybrid switch |
US4356416A (en) * | 1980-07-17 | 1982-10-26 | General Electric Company | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same |
US4547686A (en) * | 1983-09-30 | 1985-10-15 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Hybrid power semiconductor switch |
-
1982
- 1982-11-04 DE DE19823240778 patent/DE3240778A1/de not_active Withdrawn
-
1983
- 1983-10-13 AT AT83110221T patent/ATE40620T1/de not_active IP Right Cessation
- 1983-10-13 DE DE8383110221T patent/DE3379145D1/de not_active Expired
- 1983-10-13 EP EP83110221A patent/EP0108283B1/de not_active Expired
- 1983-11-01 JP JP58205698A patent/JPS59100621A/ja active Granted
-
1986
- 1986-05-12 US US06/863,811 patent/US4760293A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0108283A2 (de) | 1984-05-16 |
DE3240778A1 (de) | 1984-05-10 |
ATE40620T1 (de) | 1989-02-15 |
DE3379145D1 (en) | 1989-03-09 |
EP0108283B1 (de) | 1989-02-01 |
JPS59100621A (ja) | 1984-06-09 |
US4760293A (en) | 1988-07-26 |
EP0108283A3 (en) | 1987-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0325056B2 (ja) | ||
US4366522A (en) | Self-snubbing bipolar/field effect (biofet) switching circuits and method | |
JP4436329B2 (ja) | 電力スイッチングデバイス用の絶縁ゲートドライバ回路 | |
US6614281B1 (en) | Method and device for disconnecting a cascode circuit with voltage-controlled semiconductor switches | |
US6633195B2 (en) | Hybrid power MOSFET | |
US5404059A (en) | Circuit for driving a voltage-controlled semiconductor switch | |
US6172550B1 (en) | Cryogenically-cooled switching circuit | |
US4356416A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same | |
US20060044025A1 (en) | Power transistor control device | |
US6320362B1 (en) | Passive auxiliary circuit for series connection of a power switch | |
US20090167265A1 (en) | Current zero crossing detector in a dimmer circuit | |
US5635867A (en) | High performance drive structure for MOSFET power switches | |
KR20120030411A (ko) | 증가형 및 공핍형 광대역 반도체 jfet용 게이트 드라이버 | |
US5822199A (en) | Controller for a power switch and method of operation thereof | |
KR20110123169A (ko) | 스위칭 게이트 드라이브 | |
US6628532B1 (en) | Drive circuit for a voltage-controlled switch | |
US4590395A (en) | FET-bipolar drive circuit | |
US11545972B2 (en) | Overcurrent protection circuit for switching element turned on and off based on control voltage | |
JPS62231518A (ja) | 導電率変調電界効果トランジスタの高速スイツチ・オフ回路 | |
JPH04322123A (ja) | 半導体デバイスの過負荷保護回路装置 | |
US9595947B2 (en) | Driver device for transistors, and corresponding integrated circuit | |
JPH01133414A (ja) | カスコードBiMOS駆動回路 | |
GB2053606A (en) | Improvements in and relating to semiconductor switching circuits | |
US5945868A (en) | Power semiconductor device and method for increasing turn-on time of the power semiconductor device | |
US4698519A (en) | Monolithically integratable high-efficiency control circuit for switching transistors |