DE19512911C1 - Schaltungsanordnung zum Schalten einer elektrischen Last - Google Patents

Schaltungsanordnung zum Schalten einer elektrischen Last

Info

Publication number
DE19512911C1
DE19512911C1 DE19512911A DE19512911A DE19512911C1 DE 19512911 C1 DE19512911 C1 DE 19512911C1 DE 19512911 A DE19512911 A DE 19512911A DE 19512911 A DE19512911 A DE 19512911A DE 19512911 C1 DE19512911 C1 DE 19512911C1
Authority
DE
Germany
Prior art keywords
circuit
signal
load
semiconductor switch
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19512911A
Other languages
English (en)
Inventor
Georg Haubner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19512911A priority Critical patent/DE19512911C1/de
Application granted granted Critical
Publication of DE19512911C1 publication Critical patent/DE19512911C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
    • H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
    • H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
    • H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
    • H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
    • H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
    • H02P7/288—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using variable impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Description

Stand der Technik
Die Erfindung geht aus von einer Schaltungsanordnung zum Schalten einer elektrischen Last nach der Gattung des Hauptanspruchs. Aus der DE-A 36 21 404 ist eine gattungsgemäße Schaltungsanordnung bekannt, die einen ersten Schalttransistor enthält, der in Reihe mit der Last geschaltet ist. Der erste Schalttransistor wird mit einem Eingangssignal eingeschaltet oder abgeschaltet. Die Last enthält eine induktive Komponente. Zum Dämpfen der induktiven Spannungsspitze, die beim Abschalten der Last auftritt, ist ein parallel zur Last geschalteter Freilaufkreis vorgesehen, der einen zweiten Schalttransistor enthält. Die vorbekannte Schaltungsanordnung enthält eine erste Treiberschaltung zum Ansteuern des ersten Schalttransistors und eine zweite Treiberschaltung zum Ansteuern des zweiten Schalttransistors. Die erste Treiberschaltung weist lediglich eine Verstärkungsfunktion auf, während die zweite Treiberschaltung zusätzlich eine Signalinvertierung vornimmt. Die Invertierung des Eingangssignals ist erforderlich, da der Freilaufkreis nur bei abgeschalteter Last wirksam sein darf.
Aus der DE-A 36 29 186 ist eine Endstufenschaltung bekannt, die als Halb- oder Vollbrückenschaltung realisiert ist. Als Schaltelemente sind Feldeffekttransistoren vorgesehen, von denen der jeweilige in der Freilaufphase im Freilaufkreis in Rückwärtsrichtung liegende Feldeffekttransistor von einer Ansteuerelektronik durchgeschaltet ist. Mit dieser Maßnahme werden Kurzschlußströme vermieden, die einerseits durch eine Freilaufdiode und andererseits durch den Feldeffekttransistor fließen können. Weiterhin wird die Gesamtverlustleistung in der Rücklaufphase reduziert, da der Durchlaßwiderstand eines eingeschalteten Feldeffekttransistors erheblich geringer ist als der einer Freilaufdiode.
Aus der DE-A 32 40 778 ist eine Endstufenschaltung bekannt, die eine Reihenschaltung eines MOS-Feldeffekttransistors mit einem Bipolartransistor enthält. Die Kombination aus bipolarem Transistor/ und MOS-Feldeffekttransistor ermöglicht es, einen niedrigsperrenden MOS-Feldeffekttransistor mit geringem Durchlaßwiderstand und einen hochsperrenden Bipolartransistor zu verwenden, dessen Durchlaßwiderstand niedriger als der eines entsprechend hochsperrenden MOS-Feldeffekttransistors ist. Die vorbekannte Endstufenschaltung ist geeignet zum Betreiben von induktiven Lasten mit Freilaufbetrieb. Eine solche Anordnung wird beispielsweise getaktet betrieben. Dabei wird ein mittlerer Laststrom in den Taktpausen über die Freilaufdiode geführt. Werden nun die beiden Transistoren eingeschaltet, so tritt bis zum Sperren der Freilaufdiode ein Kurzschluß auf, der zu einer Überbeanspruchung der eingesetzten Bauelemente führen kann. Vorgeschlagen ist der Einsatz eines Verzögerungsgliedes, das den MOS-Feldeffekttransistor gegenüber dem eingangsseitigen Schaltsignal verzögert einschaltet.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum Schalten einer elektrischen Last anzugeben, die einen Kurzschlußstrom vermeidet.
Die Aufgabe wird durch die im Hauptanspruch angegebenen Merkmale gelöst.
Vorteile der Erfindung
Die erfindungsgemäße Schaltungsanordnung weist den Vorteil auf, daß ein Betriebszustand, bei dem beide Halbleiterschalter gleichzeitig im leitenden Zustand sind, zuverlässig verhindert wird. Erfindungsgemäß ist vorgesehen, daß eine erste Treiberschaltung zum Ansteuern des ersten Halbleiterschalters, der zum Schalten der Last vorgesehen ist, ein Schaltsignal mit einer vorgegebenen ersten Zeitverzögerung zum Einschalten der Last und das Ausschaltsignal unverzögert zum Ausschalten der Last weitergibt, und daß eine zweite Treiberschaltung zum Ansteuern eines zweiten Halbleiterschalters, der den parallel zur Last liegenden Freilaufkreis freigibt oder sperrt, das Ausschaltsignal mit einer vorgegebenen zweiten Zeitverzögerung zum Freigeben des Freilaufkreises und das Einschaltsignal unverzögert zum Sperren des Freilaufkreises weitergibt.
Die erfindungsgemäß vorgesehenen Maßnahmen stellen sicher, daß der Freilaufkreis gesperrt ist, bevor der erste Halbleiterschalter die Last einschaltet und daß der Freilaufkreis erst dann freigegeben ist, wenn der erste Halbleiterschalter die Last bereits abgeschaltet hat. Die erste und zweite Zeitverzögerung ermöglicht insbesondere das Berücksichtigen der Schaltzeiten der eingesetzten Halbleiterschaltelemente. Insbesondere kann die zum Abbau der induktiven Spannungsspitze benötigte Zeit berücksichtigt werden.
Vorteilhafte Ausgestaltungen und Weiterbildungen der erfindungsgemäßen Schaltungsanordnung ergeben sich aus abhängigen Ansprüchen.
Eine vorteilhafte Weiterbildung sieht vor, daß die zweite Treiberschaltung eine Pumpschaltung mit einem Kondensator zur Erhöhung der für den zweiten Halbleiterschalter vorgesehenen Steuerspannung zum Freigeben des Freilaufkreises enthält.
Die Erhöhung der Steuerspannung über die zur Energieversorgung der gesamten Schaltungsanordnung vorgesehenen Betriebsspannung ermöglicht den Einsatz von Halbleiterschaltern des gleichen Typs, beispielsweise von n-Kanal MOS-Feldeffekttransistoren.
Eine andere vorteilhafte Weiterbildung sieht vor, daß sämtliche aktive Bauelemente der erfindungsgemäßen Schaltungsanordnung in der gleichen Halbleitertechnik, beispielsweise in MOS-Technik realisiert sind. Diese Maßnahme ermöglicht eine einfache Umsetzung eines Teils oder der gesamten Schaltungsanordnung in einen integrierten Schaltkreis.
Weitere vorteilhafte Weiterbildungen und Ausgestaltungen der erfindungsgemäßen Schaltungsanordnung ergeben sich aus weiteren abhängigen Ansprüchen und aus der folgenden Beschreibung.
Zeichnung
Fig. 1 zeigt ein Schaltbild einer erfindungsgemäßen Schaltungsanordnung zum Schalten einer elektrischen Last und Fig. 2 zeigt Signalverläufe in Abhängigkeit von der Zeit, die in der erfindungsgemäßen Schaltungsanordnung gemäß Fig. 1 auftreten.
Fig. 1 zeigt eine elektrische Last 10, die einen ersten Anschluß 11 und einen zweiten Anschluß 12 aufweist. Der erste Anschluß 11 ist mit einem Anschluß einer Energiequelle 13 verbunden, der mit Ub bezeichnet ist. Der andere Anschluß der Energiequelle 13 ist mit M bezeichnet. Der Anschluß M entspricht einer Gerätemasse. Der zweite Anschluß 12 der Last 10 ist über einen ersten Halbleiterschalter TS mit der Masse M verbindbar. Parallel zur Last 10 ist ein zweiter Halbleiterschalter TF geschaltet, der zusammen mit der Last 10 einen Freilaufkreis 14 bildet.
Ein Steueranschluß 15 des ersten Halbleiterschalters TS ist mit einer ersten Treiberschaltung 16 verbunden. Die erste Treiberschaltung 16 enthält einen ersten Treiberschalter 17, der den Steueranschluß 15 des ersten Halbleiterschalters TS in Abhängigkeit von einem Ein-/Aussignal E mit Masse M verbindet. Der Steueranschluß 15 des ersten Halbleiterschalters TS ist weiterhin über einen ersten Widerstand R1 mit dem Stromversorgungsanschluß Ub verbunden. Das Ein-/Aussignal E ist über einen Invertierer 18 einem Steueranschluß 19 des ersten Treiberschalters 17 zugeleitet.
Ein Steueranschluß 20 des zweiten Halbleiterschalters TF ist mit einer zweiten Treiberschaltung 21 verbunden. Der Steueranschluß 20 des zweiten Halbleiterschalters TF ist über einen zweiten Treiberschalter 22 in Abhängigkeit vom Ein-/Aussignal E mit der Masse M verbindbar. Das Ein-/Aussignal E ist unmittelbar mit einem Steueranschluß 23 des zweiten Treiberschalters 22 verbunden.
Die zweite Treiberschaltung 21 enthält weiterhin eine Pumpschaltung 24, die einen ersten und zweiten Pumpschalter 25, 26, einen Kondensator C sowie eine Diode D enthält. Der erste Pumpschalter 25 verbindet einen ersten Kondensatoranschluß 27 in Abhängigkeit vom Ein-/Aussignal E mit der Masse M und der zweite Pumpschalter 26 verbindet den ersten Kondensatoranschluß 27 in Abhängigkeit vom Ein-/Aussignal E mit dem Stromversorgungsanschluß Ub. Ein zweiter Kondensatoranschluß 28 ist über die Diode D mit dem Stromversorgungsanschluß Ub verbunden. Der zweite Kondensatoranschluß 28 ist über einen zweiten Widerstand R2 weiterhin mit dem Steueranschluß 20 des zweiten Halbleiterschalters TF verbunden.
Fig. 2 zeigt Signalverläufe in Abhängigkeit von der Zeit t, die in der erfindungsgemäßen Schaltungsanordnung gemäß Fig. 1 auftreten. Ein erster Signalverlauf 30 gibt das Ein-/Aussignal E wieder. Der erste Signalverlauf 30 weist einen ersten Signalpegel auf, der einem Aussignal 31 entspricht. Der erste Signalverlauf 30 weist einen zweiten Signalpegel auf, der einem Einsignal 32 entspricht. Der erste Signalverlauf 30 entspricht somit einem digitalen Signal mit zwei diskreten Pegeln. Ein Wechsel vom Aussignal 31 zum Einsignal 32 tritt zu einem Zeitpunkt T1 auf und ein Wechsel vom Einsignal 32 zum Aussignal 31 tritt zu einem Zeitpunkt T2 auf.
Im unteren Teilbild von Fig. 2 ist ein zweiter Signalverlauf 33 gezeigt. Der zweite Signalverlauf weist ebenfalls zwei diskrete Signalpegel auf. Ein erster Signalpegel entspricht einem abgeschalteten Zustand 34 des ersten Halbleiterschalters TS und ein zweiter Pegel entspricht einem eingeschalteten Zustand 35 des ersten Halbleiterschalters TS. Ein Pegelwechsel zwischen dem abgeschalteten Zustand 34 und dem eingeschalteten Zustand 35 des ersten Halbleiterschalters TS findet gegenüber dem Zeitpunkt T1 um eine erste Verzögerungszeit TD1 verzögert statt. Ein Pegelwechsel im zweiten Signalverlauf 33 von einem eingeschalteten Zustand 35 zu einem abgeschalteten Zustand 34 des ersten Halbleiterschalters TS findet zum Zeitpunkt T2 statt.
Im mittleren Teilbild von Fig. 2 ist ein dritter Signalverlauf 36 gezeigt, der wieder zwei diskrete Signalpegel aufweist. Ein erster Signalpegel entspricht einem eingeschalteten Zustand 37 und ein zweiter Signalpegel einem abgeschalteten Zustand des zweiten Halbleiterschalters TF. Ein Pegelwechsel vom eingeschalteten zum abgeschalteten Zustand 37, 38 des zweiten Halbleiterschalters TF findet zum Zeitpunkt T1 statt. Ein Pegelwechsel vom abgeschalteten zum eingeschalteten Zustand 38, 37 des zweiten Halbleiterschalters TF findet gegenüber dem Zeitpunkt T2 um eine zweite Verzögerungszeit TD2 verzögert statt.
Die erfindungsgemäße Schaltungsanordnung zum Schalten der Last 10 wird anhand der in Fig. 2 gezeigten drei Signalverläufe 30, 33, 36 in Abhängigkeit von der Zeit t näher erläutert:
Die Last 10, im gezeigten Ausführungsbeispiel ein Elektromotor, wird in Abhängigkeit vom Ein-/Aussignal E entweder ein- oder ausgeschaltet. Das Einschalten und Ausschalten der Last 10 übernimmt der erste Halbleiterschalter TS, der im gezeigten Ausführungsbeispiel ein n-Kanal MOS-Feldeffekttransistor ist. Das Ein-/Aussignal E ist dem Steueranschluß 15 des ersten Halbleiterschalters TS über die erste Treiberschaltung 16 zugeführt. Die erste Treiberschaltung 16 führt zunächst eine Invertierung des Ein-/Aussignals E im Invertierer 18 durch. Das invertierte Ein-/Aussignal E gelangt auf den Steueranschluß 19 des ersten Treiberschalters 17, der in Abhängigkeit vom invertierten Ein-/Aussignal E den Steueranschluß 15 des ersten Halbleiterschalters TS mit der Masse M verbindet. Der Steueranschluß 15 des ersten Halbleiterschalters TS wird mit der Masse M verbunden, sobald das Aussignal 31 vorliegt. Im gezeigten Ausführungsbeispiel ist der erste Treiberschalter 17 als n-Kanal MOS-Feldeffekttransistor realisiert. Die mit dem ersten Treiberschalter 17 realisierbare niederohmige Verbindung des Steueranschlusses 15 des ersten Halbleiterschalters TS mit der Masse M führt zu einem raschen Abschalten des ersten Halbleiterschalters TS sobald das Aussignal 31 vorliegt. Bei einem Wechsel vom Aussignal 31 zum Einssignal 32 sperrt der erste Treiberschalter. Der Steueranschluß 15 des ersten Halbleiterschalters TS ist dann ausschließlich über den Widerstand R1 mit dem Stromversorgungsanschluß Ub verbunden. Der Widerstand R1 begrenzt den in den Steueranschluß 15 des ersten Halbleiterschalters TS fließenden Strom. Der Widerstand R1 bildet mit den stets vorhandenen parasitären Kapazitäten am Steueranschluß 15 des ersten Halbleiterschalters TS eine Zeitverzögerung, die zu einem verzögerten Durchschalten des ersten Halbleiterschalters TS führt. Der Widerstand R1 legt deshalb die erste Verzögerungszeit TD1 fest. Die Abhängigkeit der ersten Verzögerungszeit TD1 von der Spannung am Stromversorgungsanschluß Ub, die gleichfalls vorhanden ist, wird weiterhin nicht berücksichtigt.
Die Last 10, die eine induktive Komponente enthält, erzeugt beim Abschaltvorgang eine induktive Spannungsspitze, die gedämpft werden muß. Zu diesem Zweck ist der Freilaufkreis 14 vorgesehen, der durch den zweiten Halbleiterschalter TF, der parallel zur Last 10 geschaltet ist, hergestellt wird. Bei einem Einsignal 32 verbindet der zweite Treiberschalter 22 den Steueranschluß 20 des zweiten Halbleiterschalters TF unmittelbar mit Masse M. Im gezeigten Ausführungsbeispiel ist der zweite Treiberschalter 22 als n-Kanal MOS- Feldeffekttransistor realisiert, der im eingeschalteten Zustand vergleichsweise niederohmig ist. Bei einem Wechsel vom Aussignal 31 zum Einsignal 32, der zum Zeitpunkt T1 auftritt, wird deshalb der Freilaufkreis 14 rasch gesperrt.
Im gezeigten Ausführungsbeispiel ist der zweite Halbleiterschalter TF ebenfalls als n-Kanal MOS- Feldeffekttransistor realisiert. Bei der in Fig. 1 gezeigten Schaltungsauslegung ist deshalb zum sicheren Einschalten des zweiten Halbleiterschalters TF eine Steuerspannung am Steueranschluß 20 erforderlich, die oberhalb der am Stromversorgungsanschluß Ub liegenden Versorgungsspannung liegt. Für die erforderliche Spannungserhöhung sorgt die Pumpschaltung 24, die im Idealfall eine Verdopplung der zwischen dem Stromversorgungsanschluß Ub und der Masse M liegenden Versorgungsspannung ermöglicht.
Das Einsignal 32 schaltet den ersten Pumpschalter 25 ein und verbindet somit den ersten Kondensatoranschluß 27 mit der Masse M. Der zweite Pumpschalter 26 ist gesperrt. Über die Diode D ist der zweite Kondensatoranschluß 28 mit dem Stromversorgungsanschluß Ub verbunden. Der Kondensator C lädt sich auf näherungsweise die am Stromversorgungsanschluß Ub zur Verfügung stehende Spannung auf, die um die Durchlaßspannung der Diode D reduziert ist. Bei einem Wechsel vom Einsignal 32 auf das Aussignal 31 sperrt der erste Pumpschalter 25 und der zweite Pumpschalter 26 wird leitend. Der zweite Pumpschalter 26 verbindet den ersten Kondensatoranschluß 27 mit dem Stromversorgungsanschluß Ub. Da das Potential am Kondensator C nicht springen kann, überträgt sich der Spannungssprung am ersten Kondensatoranschluß 27 unverändert auf den zweiten Kondensatoranschluß 28. Die Diode D trennt in diesem Betriebszustand den zweiten Kondensatoranschluß 28 vom Stromversorgungsanschluß Ub. Die am zweiten Kondensatoranschluß 28 zur Verfügung stehende erhöhte Spannung gelangt über den zweiten Widerstand R2 zum Steueranschluß 20 des zweiten Halbleiterschalters TF und schaltet ihn ein. Der Freilaufkreis 14 ist damit freigegeben. Der zweite Widerstand R2 bewirkt neben der Trennung des zweiten Kondensatoranschlusses 28 vom Steueranschluß 20 des zweiten Halbleiterschalters TF gleichzeitig eine Signalverzögerung, die durch die Strombegrenzung entsteht. Der zweite Widerstand R2 bildet mit den unvermeidlichen parasitären Kapazitäten am Steueranschluß 20 des zweiten Halbleiterschalters TF eine zweite Zeitverzögerung, deren Verzögerungszeit gemäß dem mittleren Teilbild von Fig. 2 als TD2 bezeichnet ist. Der Freilaufkreis 14 wird demnach erst nach Ablauf der zweiten Verzögerungszelt TD2 freigegeben. Trotz der zweiten Verzögerungszeit TD2 ist sichergestellt, daß die induktive Spannungsspitze an der Last 10 abgeleitet werden kann. Diese Ableitung stellt die in der Halbleiterstruktur enthaltene Inversdiode des zweiten Halbleiterschalters TF sicher. Das Freigeben des Freilaufkreises 14 durch das Einschalten des zweiten Halbleiterschalters TF nach dem Beginn des Auftretens der induktiven Spannungsspitze weist den Vorteil auf, daß zumindest ab dem Einschaltzeitpunkt des zweiten Halbleiterschalters TF die auftretende Verlustleistung erheblich reduziert ist. Gegenüber dem Spannungsabfall an einer Diode tritt der vergleichsweise geringe Spannungsabfall an der Schaltstrecke des zweiten Halbleiterschalters TF auf.
Die erste Verzögerungszeit TD1 stellt sicher, daß der Freilaufkreis 14 sicher gesperrt ist. Vorzugsweise wird die erste Verzögerungszeit TD1 zumindest gleich der benötigten Zeit zum Abschalten des zweiten Halbleiterschalters TF festgelegt. Dementsprechend kann bei der Festlegung der zweiten Verzögerungszeit TD2 die Zeit, die der erste Halbleiterschalter TS zum Abschalten benötigt, berücksichtigt werden. Die erfindungsgemäße Schaltungsanordnung ermöglicht daher die Vermeidung eines Betriebszustands, bei dem beide Halbleiterschalter TS, TF gleichzeitig durchgeschaltet sind und die Energiequelle 13 kurzschließen.
Eine vorteilhafte Ausgestaltung der erfindungsgemäßen Schaltungsanordnung sieht vor, daß die beiden Treiberschaltungen 16, 21 in einem integrierten Schaltkreis enthalten sind. Eine besonders einfache Integration ergibt sich dadurch, daß sämtliche aktiven Komponenten der Treiberschaltungen 16, 21 als Transistoren realisierbar sind, die in der gleichen Fertigungstechnik aufgebaut sein können. Im gezeigten Ausführungsbeispiel sind sämtliche aktiven Komponenten als MOS-Feldeffekttransistoren realisierbar. Das trifft auch für die Diode D zu, die mit einer MOS-Feldeffekttransistorstruktur realisierbar ist. Eine größere Fläche auf einem Halbleiterkristall benötigt der Kondensator C, der gemäß einer bevorzugten Ausgestaltung als externes Bauelement außerhalb der integrierten Schaltung zu realisieren ist.
Eine noch kompaktere Bauform der erfindungsgemäßen Schaltungsanordnung ergibt sich dadurch, daß neben den Treiberschaltungen 16, 21 auch die beiden Halbleiterschalter TS, TF in der integrierten Schaltung enthalten sind.
Die im gezeigten Ausführungsbeispiel vorgesehene Realisierung der Verzögerungszeiten TD1, TD2 mit den Widerständen R1, R2 führt zu Schaltverlusten in den Halbleiterschaltern TS, TF, die insbesondere bei höheren Arbeitsfrequenzen des Ein-/Aussignals E zunehmen. Gegebenenfalls können Signalpufferschaltungen vor die Steueranschlüsse 15, 20 der beiden Halbleiterschalter TS, TF eingefügt werden. Die Zeitverzögerungen TD1, TD2 können mit einem separaten Kondensator oder vorzugsweise mit Hilfe von Gatterschaltungen realisiert werden. Insbesondere die Gatterschaltungen sind besonders leicht integrierbar.
Als Last 10 ist beispielsweise ein elektromagnetisches Bauelement vorgesehen, das eine Induktivität aufweist. Eine elektromagnetische Last 10 ist beispielsweise ein Magnetventil. Geeignet ist ferner als Last 10 ein Elektromotor, der ebenfalls eine induktive Komponente aufweist.

Claims (8)

1. Schaltungsanordnung zum Schalten einer elektrischen Last, die eine induktive Komponente enthält, mit wenigstens einem ersten Halbleiterschalter zum Ein-/Ausschalten der Last in Abhängigkeit von einem Ein-/Aussignal und mit wenigstens einem zweiten Halbleiterschalter zum Freigeben/Sperren eines parallel zur Last liegenden Freilaufkreises, dadurch gekennzeichnet, daß eine erste Treiberschaltung (16) zum Ansteuern des ersten Halbleiterschalters (TS) vorgesehen ist, die ein Einsignal (32) mit einer vorgegebenen ersten Zeitverzögerung (TD1) zum Einschalten der Last (10) und ein Aussignal (31) unverzögert zum Ausschalten der Last (10) weitergibt, und daß eine zweite Treiberschaltung (21) zum Ansteuern des zweiten Halbleiterschalters (TF) vorgesehen ist, die das Aussignal (31) mit einer vorgegebenen zweiten Zeitverzögerung (TD2) zum Freigeben des Freilaufkreises (14) und das Einsignal (31) unverzögert zum Sperren des Freilaufkreises (14) weitergibt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Treiberschaltung (21) eine Pumpschaltung (24) mit einem Kondensator (C) zur Erhöhung der für den zweiten Halbleiterschalter (TF) vorgesehenen Steuerspannung zum Freigeben des Freilaufkreises (14) enthält.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten Halbleiterschalter (TS, TF) als MOS-Feldeffekttransistoren realisiert sind.
4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Treiberschaltungen (16, 21) mit MOS-Feldeffekttransistoren realisiert sind.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Treiberschaltungen (16, 21) in einem integrierten Schaltkreis enthalten sind.
6. Schaltungsanordnung nach Anspruch 3 und 5, dadurch gekennzeichnet, daß sowohl die Treiberschaltungen (16, 21) als auch der erste und zweite Halbleiterschalter (TS, TF) in einem integrierten Schaltkreis enthalten sind.
7. Schaltungsanordnung nach Anspruch 2 und 5, dadurch gekennzeichnet, daß der Kondensator (C) der Pumpschaltung (24) als externes Bauelement außerhalb des integrierten Schaltkreises angeordnet ist.
8. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Last (10) ein Elektromotor vorgesehen ist.
DE19512911A 1995-04-06 1995-04-06 Schaltungsanordnung zum Schalten einer elektrischen Last Expired - Fee Related DE19512911C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19512911A DE19512911C1 (de) 1995-04-06 1995-04-06 Schaltungsanordnung zum Schalten einer elektrischen Last

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19512911A DE19512911C1 (de) 1995-04-06 1995-04-06 Schaltungsanordnung zum Schalten einer elektrischen Last

Publications (1)

Publication Number Publication Date
DE19512911C1 true DE19512911C1 (de) 1996-05-09

Family

ID=7758950

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19512911A Expired - Fee Related DE19512911C1 (de) 1995-04-06 1995-04-06 Schaltungsanordnung zum Schalten einer elektrischen Last

Country Status (1)

Country Link
DE (1) DE19512911C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE20021056U1 (de) 2000-12-12 2001-06-28 Yang, Tai Her, Si-Hu, Dzan Hwa Über einen Nebenkreis automatisch gesteuerter Ausgangsstromkreis mit einer gespeicherten Spannung oder einer entgegengesetzten elektromotorischen Kraft als Last

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3240778A1 (de) * 1982-11-04 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Elektronischer schalter
DE3621404A1 (de) * 1986-06-26 1988-01-14 Bosch Gmbh Robert Elektronische schalteinrichtung fuer einen magneten oder dergleichen
DE3629186A1 (de) * 1986-08-28 1988-03-10 Berger Gmbh & Co Gerhard Leistungsendstufe
DE68905269T2 (de) * 1988-08-31 1993-10-21 Sgs Thomson Microelectronics MOS-Transistor und Anwendung bei einer Freilaufdiode.
DE4229440A1 (de) * 1992-09-03 1994-03-10 Bosch Gmbh Robert Schaltungsanordnung zum Ein- und Ausschalten einer elektrischen Last

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3240778A1 (de) * 1982-11-04 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Elektronischer schalter
DE3621404A1 (de) * 1986-06-26 1988-01-14 Bosch Gmbh Robert Elektronische schalteinrichtung fuer einen magneten oder dergleichen
DE3629186A1 (de) * 1986-08-28 1988-03-10 Berger Gmbh & Co Gerhard Leistungsendstufe
DE68905269T2 (de) * 1988-08-31 1993-10-21 Sgs Thomson Microelectronics MOS-Transistor und Anwendung bei einer Freilaufdiode.
DE4229440A1 (de) * 1992-09-03 1994-03-10 Bosch Gmbh Robert Schaltungsanordnung zum Ein- und Ausschalten einer elektrischen Last

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE20021056U1 (de) 2000-12-12 2001-06-28 Yang, Tai Her, Si-Hu, Dzan Hwa Über einen Nebenkreis automatisch gesteuerter Ausgangsstromkreis mit einer gespeicherten Spannung oder einer entgegengesetzten elektromotorischen Kraft als Last

Similar Documents

Publication Publication Date Title
EP0108283B1 (de) Elektronischer Schalter
DE19902520B4 (de) Hybrid-Leistungs-MOSFET
DE19825211C2 (de) Halbleiterschaltung
DE4008376C2 (de)
EP0905899B1 (de) Leistungsschalter mit Überlastschutz
DE19817790A1 (de) Verpolschutzschaltung
DE3126525A1 (de) "spannungsgesteuerter halbleiterschalter und damit versehene spannungswandlerschaltung"
DE102014108576A1 (de) Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke
EP0314681B1 (de) Endstufe in brückenschaltung
DE3741394C2 (de) Schaltungsanordnung zum Schutz vor Verpolungsschäden für Lastkreise mit einem MOS-FET als Schalttransistor
DE19631751C1 (de) Ansteuerschaltung für einen Leistungs-FET mit sourceseitiger Last
DE19928856C2 (de) Schaltungsanordnung zum Überlastungsschutz
EP0817380A2 (de) Vorrichtung zum Schalten eines induktiven Verbrauchers
DE19743346A1 (de) Schaltungsanordnung zur getakteten Stromregelung von induktiven Lasten
EP0560086B1 (de) Schutzschaltung für einen Leistungs-MOSFET, der eine induktive Last treibt
DE19512911C1 (de) Schaltungsanordnung zum Schalten einer elektrischen Last
DE3430961A1 (de) Halbleiterschalter
EP0735351B1 (de) Schaltungsanordnung zum Erfassen der Temperatur eines Leistungs-Halbleiterbauelements
EP0696849A2 (de) Steuergerät mit einer Schaltungsanordnung zum Schutz des Steuergerätes bei Unterbrechung der Steuergerätemasse
EP0418408B1 (de) Verfahren und Schaltungsanordnung zum Ansteuern eines Halbleiterschalters unter Verwendung eines induktiven Übertragers
DE10323172A1 (de) Treiberstufe für ein Solenoidventil
DE19936857A1 (de) Schutzschaltung für ein elektrisches Schaltelement
DE20104111U1 (de) Schaltungsanordnung zum Überstrom freien Ein- und Ausschalten eines Stromes
DE3889210T2 (de) Integrierte logische Schaltung mit Reduzierung der Effekte hochenergetischer Ladungsträger und Instabilitätsdämpfung.
DE19728283A1 (de) Ansteuerschaltung für ein steuerbares Halbleiterbauelement

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee