JPH0325045B2 - - Google Patents
Info
- Publication number
- JPH0325045B2 JPH0325045B2 JP18371483A JP18371483A JPH0325045B2 JP H0325045 B2 JPH0325045 B2 JP H0325045B2 JP 18371483 A JP18371483 A JP 18371483A JP 18371483 A JP18371483 A JP 18371483A JP H0325045 B2 JPH0325045 B2 JP H0325045B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- hall element
- differential amplifier
- detection circuit
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 230000003321 amplification Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明はホール素子出力検出回路に係り、特
にホール素子の出力検出回路のオフセツトによる
悪影響の防止に関する。
にホール素子の出力検出回路のオフセツトによる
悪影響の防止に関する。
第１図は従来のホール素子用出力検出回路を示
している。ホール素子２の電流端子間には電源端
子４及び基準電位点から駆動電圧Vccを印加す
る。このホール素子２の出力は差動増幅器６に与
えられ、この差動増幅器６の出力・反転入力端子
間には抵抗８が接続されて帰還回路が形成されて
いる。この差動増幅器６の出力はコンデンサ１０
を介して比較器１２の非反転入力端子（＋）に与
えられ、この非反転入力端子（＋）と反転入力端
子（−）とは抵抗１４を介して共通に接続されて
いるとともに、端子１６には共通に一定のバイア
スが与えられ、ホール出力は出力端子１８から取
出される。
している。ホール素子２の電流端子間には電源端
子４及び基準電位点から駆動電圧Vccを印加す
る。このホール素子２の出力は差動増幅器６に与
えられ、この差動増幅器６の出力・反転入力端子
間には抵抗８が接続されて帰還回路が形成されて
いる。この差動増幅器６の出力はコンデンサ１０
を介して比較器１２の非反転入力端子（＋）に与
えられ、この非反転入力端子（＋）と反転入力端
子（−）とは抵抗１４を介して共通に接続されて
いるとともに、端子１６には共通に一定のバイア
スが与えられ、ホール出力は出力端子１８から取
出される。
このようなホール素子用出力検出回路におい
て、ホール素子２が圧力変化に対しても作用する
ため、直流増幅器で構成すると、出力オフセツト
が発生するため、低電圧下では使い難い。
て、ホール素子２が圧力変化に対しても作用する
ため、直流増幅器で構成すると、出力オフセツト
が発生するため、低電圧下では使い難い。
また、ホール素子２を内蔵する半導体集積回路
では、組立工程において、オフセツト発生防止の
ため、ホール素子のチツプに対して加圧されない
ように配慮することが必要である。
では、組立工程において、オフセツト発生防止の
ため、ホール素子のチツプに対して加圧されない
ように配慮することが必要である。
このようなオフセツトが発生すると、増幅ゲイ
ンを高く取ることが困難になり、SN比が悪化す
る欠点がある。
ンを高く取ることが困難になり、SN比が悪化す
る欠点がある。
この発明はホール素子のオフセツトによる影響
を無くし、増幅ゲインの増加を可能にするととも
に構成の簡略化を図つたホール素子用検出回路の
提供を目的とする。
を無くし、増幅ゲインの増加を可能にするととも
に構成の簡略化を図つたホール素子用検出回路の
提供を目的とする。
この発明は、ホール素子の差動出力を増幅する
差動増幅器の出力点とホール素子の非帰還側出力
点とを直流的に同電位に設定するとともに、差動
増幅器の出力と前記非帰還側出力点に発生する出
力とを比較器で比較して信号検出することを特徴
とする。
差動増幅器の出力点とホール素子の非帰還側出力
点とを直流的に同電位に設定するとともに、差動
増幅器の出力と前記非帰還側出力点に発生する出
力とを比較器で比較して信号検出することを特徴
とする。
以下、この発明を図面に示した実施例を参照し
して詳細に説明する。
して詳細に説明する。
第２図はこの発明のホール素子用出力検出回路
の実施例を示し、第１図の回路と共通部分には同
一符号を付してある。ホール素子２の一方の出力
点と差動増幅器６の反転入力端子（−）との間に
コンデンサ２０が設置され、ホール素子２の他方
の出力点、即ち非帰還側出力点と非反転入力端子
（＋）との間に抵抗２２が設置されている。抵抗
２２と帰還抵抗８とは等しい抵抗値に設定し、差
動増幅器６のバイアス電流による電位差を等しく
する。また、差動増幅器６は直流全帰還増幅器と
し、ホール素子２の非帰還出力点と差動増幅器６
の出力を直流的に同電位に設定する。
の実施例を示し、第１図の回路と共通部分には同
一符号を付してある。ホール素子２の一方の出力
点と差動増幅器６の反転入力端子（−）との間に
コンデンサ２０が設置され、ホール素子２の他方
の出力点、即ち非帰還側出力点と非反転入力端子
（＋）との間に抵抗２２が設置されている。抵抗
２２と帰還抵抗８とは等しい抵抗値に設定し、差
動増幅器６のバイアス電流による電位差を等しく
する。また、差動増幅器６は直流全帰還増幅器と
し、ホール素子２の非帰還出力点と差動増幅器６
の出力を直流的に同電位に設定する。
そして、ホール素子２の前記非帰還出力点に発
生する出力と、差動増幅器６の増幅出力を比較器
１２に与え、差動増幅器６と比較器１２とを直流
的に直結し、従来のコンデンサ１０を省略する。
生する出力と、差動増幅器６の増幅出力を比較器
１２に与え、差動増幅器６と比較器１２とを直流
的に直結し、従来のコンデンサ１０を省略する。
このように構成すれば、差動増幅器６は交流増
幅器として構成される。第３図Ａにおいて、信号
S1をホール素子２の非帰還出力点に発生する信
号、S2を差動増幅器６の増幅出力とすると、比較
器１２はこれら両信号を比較し、その出力は第３
図Ｂに示すスイツチング信号となる。
幅器として構成される。第３図Ａにおいて、信号
S1をホール素子２の非帰還出力点に発生する信
号、S2を差動増幅器６の増幅出力とすると、比較
器１２はこれら両信号を比較し、その出力は第３
図Ｂに示すスイツチング信号となる。
このように出力検出回路が交流増幅器として構
成される結果、ホール素子２のオフセツトによる
影響を無視することができるため、増幅ゲインを
高く取ることができ、SN比を改善することがで
きる。また、結合用のコンデンサが省略されるた
め、半導体集積化した場合、外付コンデンサが削
減でき、構成の簡略化を図ることができる。さら
に、比較器１２に対するバイアス回路も不要にな
り、電源のリツプルの影響も回避することがで
き、精度の高いホール出力を取出すことができ
る。
成される結果、ホール素子２のオフセツトによる
影響を無視することができるため、増幅ゲインを
高く取ることができ、SN比を改善することがで
きる。また、結合用のコンデンサが省略されるた
め、半導体集積化した場合、外付コンデンサが削
減でき、構成の簡略化を図ることができる。さら
に、比較器１２に対するバイアス回路も不要にな
り、電源のリツプルの影響も回避することがで
き、精度の高いホール出力を取出すことができ
る。
第４図はこの発明のホール素子用出力検出回路
の他の実施例を示し、第２図に示すホール素子用
出力検出回路と同一部分には同一符号を付してあ
る。この実施例は、前記実施例の抵抗２２に代え
て電源ラインと差動増幅器６の非反転入力端子
（＋）及び反転入力端子（−）との間に定電流源
２４，２６を設置し、この定電源２４，２６から
個別に非反転入力端子（＋）及び反転入力端子
（−）に定電流IBを与えるようにしたものである。
このようにしても、Ａ，Ｂ点を直流的に同電位に
設定することができ、前記実施例と同様の効果が
期待できるものである。
の他の実施例を示し、第２図に示すホール素子用
出力検出回路と同一部分には同一符号を付してあ
る。この実施例は、前記実施例の抵抗２２に代え
て電源ラインと差動増幅器６の非反転入力端子
（＋）及び反転入力端子（−）との間に定電流源
２４，２６を設置し、この定電源２４，２６から
個別に非反転入力端子（＋）及び反転入力端子
（−）に定電流IBを与えるようにしたものである。
このようにしても、Ａ，Ｂ点を直流的に同電位に
設定することができ、前記実施例と同様の効果が
期待できるものである。
以上説明したようにこの発明によれば、ホール
素子のオフセツトによる影響を無くし、増幅ゲイ
ンの増加によりSN比を改善でき、しかも構成の
簡略化を図ることができる。
素子のオフセツトによる影響を無くし、増幅ゲイ
ンの増加によりSN比を改善でき、しかも構成の
簡略化を図ることができる。
第１図は従来のホール素子用出力検出回路を示
すブロツク図、第２図はこの発明のホール素子用
出力検出回路の実施例を示す回路図、第３図はそ
の動作を示す説明図、第４図はこの発明のホール
素子用出力検出回路の他の実施例を示す回路図で
ある。 ２……ホール素子、６……差動増幅器、１２…
…比較器、２２……抵抗、２４，２６……定電流
源。
すブロツク図、第２図はこの発明のホール素子用
出力検出回路の実施例を示す回路図、第３図はそ
の動作を示す説明図、第４図はこの発明のホール
素子用出力検出回路の他の実施例を示す回路図で
ある。 ２……ホール素子、６……差動増幅器、１２…
…比較器、２２……抵抗、２４，２６……定電流
源。
Claims (1)
- １ ホール素子の差動出力を増幅する差動増幅器
の出力点とホール素子の非帰還側出力点とを直流
的に同電位に設定するとともに、差動増幅器の出
力と前記非帰還側出力点に発生する出力とを比較
器で比較して信号検出することを特徴とするホー
ル素子用出力検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18371483A JPS6075109A (ja) | 1983-10-01 | 1983-10-01 | ホ−ル素子用出力検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18371483A JPS6075109A (ja) | 1983-10-01 | 1983-10-01 | ホ−ル素子用出力検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6075109A JPS6075109A (ja) | 1985-04-27 |
| JPH0325045B2 true JPH0325045B2 (ja) | 1991-04-04 |
Family
ID=16140668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18371483A Granted JPS6075109A (ja) | 1983-10-01 | 1983-10-01 | ホ−ル素子用出力検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6075109A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019036938A (ja) * | 2017-08-21 | 2019-03-07 | 茂達電子股▲ふん▼有限公司 | 誤差除去アンプ回路 |
-
1983
- 1983-10-01 JP JP18371483A patent/JPS6075109A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019036938A (ja) * | 2017-08-21 | 2019-03-07 | 茂達電子股▲ふん▼有限公司 | 誤差除去アンプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6075109A (ja) | 1985-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929623A (en) | Regulated power supply circuit | |
| US4445054A (en) | Full-wave rectifying circuit | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JP3203363B2 (ja) | ピーク検出器 | |
| JP2615269B2 (ja) | 差動増幅器のオフセット低減回路 | |
| JP3135283B2 (ja) | 絶対値検出用信号処理回路装置 | |
| JPH0325045B2 (ja) | ||
| JPH0434843B2 (ja) | ||
| JP2963934B2 (ja) | 受光増幅回路 | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JP2000155139A (ja) | 電流検出装置 | |
| KR100271590B1 (ko) | 차동 증폭 장치 | |
| JPS6115619Y2 (ja) | ||
| GB1602296A (en) | Current sources | |
| JPS62161204A (ja) | 増幅装置 | |
| JP3029733B2 (ja) | パルスアナログ変換回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JPS5914820Y2 (ja) | 電源回路 | |
| JP3028504B2 (ja) | 差動増幅回路 | |
| JPH0342523B2 (ja) | ||
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JP2777497B2 (ja) | 直結型演算増幅器 | |
| JPS6234283B2 (ja) | ||
| JPS62169515A (ja) | 半導体集積回路 | |
| JPH08148954A (ja) | 利得可変増幅器 |