JPH03248640A - 多重通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 主として通信装置間において用いられる多重通信方式に
関し、 転送速度が同じであっても転送量を大きくすることので
きる多重通信方式を提供することを目的とし、 複数チャネルのシリアルパラレル変換回路によって変換
されたシリアルなビット列データであるシリアルデータ
を多重化して通信を行う多重通信方式において、前記各
シリアルパラレル変換回路から出力されるシリアルデー
タに対して、前記チャネル数に等しいビット数の階調を
有した信号に変換して多重化を行うことを特徴とする。

〔産業上の利用分野〕

本発明は、主として通信装置間において用いられる多重
通信方式に関する。

近年のコンピュータシステムの高速化及び処理データの
大容量化にともない、ホストコンピュータ、端末装置、
その他の周辺装置などの各種装置間で転送されるデータ
量が増加しており、高速且つ大量にデータを転送するこ
とのできる通信方式が要求されている。

このため、１度に複数チャネルのデータを転送すること
のできる多重通信方式がしばしば用いられている。

〔従来の技術〕

第３図は従来の多重通信方式を説明するための図である
。

第３図においては、２つのシリアルパラレル変換回路か
ら出力されるチャネルＡ、Ｂのシリアルデータと、これ
らを多重化した多重送信データとが示されている。

同図に示されるように、各チャネルＡ、Ｂのシリアルデ
ータは、それぞれＡＯ−Ａ７．ＢＯ−８７の８ビツト毎
に交互に転送されるように多重化が行われる。

つまり、従来の多重通信方式では、シリアルデータの１
ビツト当たりが占める時間を短縮することによって多重
化が行われている。

〔発明が解決しようとする課題〕

しかし、従来の多重通信方式では、多重化を行うことに
よって２チヤネルのシリアルデータが１チヤネルの多重
送信データとなるが、多重送信データを転送するために
は、チャネルＡ、　Ｂのシリアルデータをそのまま転送
する場合と比較して、２倍の転送速度で転送する必要が
ある。

つまり、従来の多重通信方式では、多重化の前後におい
て転送速度が同じであれば、転送量もまた同じである。

そのため、多重化によって転送量を大きくするためには
、転送速度を大きくしなければならないという問題があ
った。

したがって、従来の多重通信方式においては、転送量を
大きくするために転送速度自体を大きくすることで対処
しており、転送速度の上限が転送量の上限となっていた
。

本発明は、上述の問題に鑑み、転送速度が同じであって
も転送量を大きくすることのできる多重通信方式を提供
することを目的としている。

〔課題を解決するための手段〕

本発明に係る多重通信方式は、上述の課題を解決するた
め、第１図に示すように、各シリアルパラレル変換回路
１３から出力されるシリアルデータＤＴＡ、ＤＲＢに対
して、チャネル数に等しいビット数の階調を有した信号
ＤＴＭに変換して多重化を行う。

〔作　用〕

シリアルデータＤＴＡ、ＤＲＢは、チャネル数に等しい
ビット数の階調を有した信号ＤＴＭに変換されるため、
信号ＤＴＭに含まれる１単位の信号の情報量が増大し、
転送速度が同じであっても転送量が大きくなる。

〔実施例〕

以下、本発明の実施例を図面を参照しつつ説明する。

第１図は本発明に係る多重通信装置１のブロック図であ
る。

多重通信装置１は、例えばホストコンピュータであり、
図示しない端末装置などとの間でデータ通信が行われる
。

多重通信装置１は、プロセッサ１１．メモリ１２、シリ
アルパラレル変換回路１３、多重化回路１４、ドライバ
１７、レシーバ１８などから構成されている。

プロセッサ１１は、メモリ１２内に格納されたデータを
読み出してシリアルパラレル変換回路１３へ転送し、又
はその逆にシリアルパラレル変換回路１３から出力され
るパラレルデータをメモリ１２へ書き込む他、多重通信
装置１の全体を制御する。

メモリ１２は、多重通信装置１の内部で発生したデータ
、又は外部から読み込んだデータなどを格納する。

シリアルパラレル変換回路１３は、プロセッサ１１によ
ってメモリ１２から転送されてきたデータをシリアルデ
ータに変換し送信データとして合成回路１５へ出力し、
また、分離回路１６から出力されたシリアルデータであ
る受信データをパラレルデータに変換する。

シリアルパラレル変換回路１３は、複数のチャネルを有
している。これは一般にはｎチャネルであるが、本実施
例ではチャネルＡとチャネルＢの２チヤネルである。

したがって、チャネルＡからＡ送信データＤＴＡが出力
され、チャネルＡにＡ受信データＤＲＡが入力され、ま
た、チャネルＢからＢ送信データＤＴＢが出力され、チ
ャネルＢにＢ受信データＤＲＢが入力される。

これらチャネルＡ、Ｂは、互いに独立して動作するが、
図示しないクロック信号によって互いに同期がとれてい
る。

多重化回路１４は、合成回路１５及び分離回路１６から
なる。

合成回路１５は、Ａ送信データＤＴＡ及びＢ送信データ
ＤＴＢを合成し、１つの多重送信データＤＴＭをドライ
バ１７へ出力する。

多重送信データＤＴＭは、シリアルパラレル変換回路１
３から出力されるシリアルデータ（Ａ送信データＤＴＡ
及びＢ送信データＤＴＢ）に対して、チャネル数（本実
施例では「２」）に等しいビット数（したがって２ビツ
ト）の階Ｕ４（４１調）を有したアナログ電圧に変換さ
れた信号である。

分離回路１６は、レシーバ１８からの多重受信データＤ
ＲＭを解析してＡ受信データＤＲＡ及びＢ受信データＤ
ＲＢに分離し、チャネルＡ又はチャネルＢへ出力する。

ドライバ１７は、多重送信データＤＴＭを増幅し又はイ
ンピーダンス整合などを行って回線２０に送出する。

レシーバ１８は、回線２０からの多重受信データＤＲＭ
を増幅し又は波形整形などを行う。

データバス２１は、プロセッサ１１、メモリ１２、シリ
アルパラレル変換回路１３などの間でのデータ転送など
に用いられる。また、図示は省略したが、アドレスバス
やコントロールバスも設けられている。

次に、多重送信データＤＴＭ、多重受信データＤＲＭ、
及び多重化回路１４の作用について説明する。

第２図は各データ間の関係を示す図である。

第２図において示されているように、多重送信データＤ
ＴＭ及び多重受信データＤＲＭは、レベルＬＶＯからレ
ベルＬＶ３までの４段階（階調）のレベルＬＶ（ｉｔ圧
値）を取ることができる。

Ａ送信データＤＴＡ及びＢ送信データＤＴＢと多重送信
データＤＴＭのレベルＬＶとの関係は次の通りである。

ＤＴＡ　　　　”０”’１”’ＯＮ　’１″ＤＴＢ　　
　　ｏ”　　”ｏ”　　Ｉ”“１″レベルＬＶ　　　Ｏ
１２３ また、多重受信データＤＲＭのレベルＬＶとＡ受信デー
タＤＲＡ及びＢ受信データＤＲＢとの関係もこれと同様
である。

このように、Ａ送信データＤＴＡとＢ送信データＤＴＢ
とは、合成回路１５によって、４階調の多重送信データ
ＤＴＭに１対１で対応するように変換され、多重化が行
われる。

また、４階調の多重受信データＤＲＭは、分離回路１６
によって、Ａ受信データＤＲＡとＢ受信データＤＲＢと
に分離される。

このような合成回路１５はＤＡ変換器によって、また分
離回路１６はＡＤ変換器によって、それぞれ容易に実現
可能である。

合成回路１５によって多重化された多重送信データＤＴ
Ｍは、ドライバ１７を介して回線２０から送出され、図
示しない端末装置などの内部に設けられた上述の分離回
路１６と同様の回路によって、Ａ受信データＤＲＡとＢ
受信データＤＲＢに分離される。

上述の実施例によると、多重送信データＤＴＭ及び多重
受信データＤＲＭは、４階調のレベルＬ■を有している
ので、Ａ送信データＤＴＡ又はＡ受信データＤＲＡなど
の転送に比較して転送速度が同一であっても転送量は２
倍になり、転送量が増大する。

上述の実施例においては、シリアルパラレル変換回路１
３が２チヤネルの場合について説明したが、３チャネル
以上であってもよい。ｎチャネルである場合に、レベル
ＬＶの階調は２のｎ乗となる０回線２０として平衡伝送
用のものを用いてもよい。

〔発明の効果〕

本発明によると、転送速度が同じであっても転送量を大
きくすることのできる多重通信方式を提供することがで
きる。

【図面の簡単な説明】

第１図は本発明に係る多重通信装置のブロック図、 第２図は各データ間の関係を示す図、 第３図は従来の多重通信方式を説明するための図である
。 図において、 １３はシリアルパラレル変換回路、 ＤＴＭは多重送信データ（信号）、 ＤＴＡはＡ送信データ （シリアルデータ）、 ＤＲＢはＢ受信データ （シリアルデータ） であ る。

Claims (1)

【特許請求の範囲】
1. （１）複数チャネルのシリアルパラレル変換回路（１３
   ）によって変換されたシリアルなビット列データである
   シリアルデータを多重化して通信を行う多重通信方式に
   おいて、 前記各シリアルパラレル変換回路（１３） から出力されるシリアルデータ（ＤＴＡ） （ＤＲＢ）に対して、前記チャネル数に等しいビット数
   の階調を有した信号（ＤＴＭ）に変換して多重化を行う ことを特徴とする多重通信方式。