JPH03248226A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH03248226A JPH03248226A JP2046086A JP4608690A JPH03248226A JP H03248226 A JPH03248226 A JP H03248226A JP 2046086 A JP2046086 A JP 2046086A JP 4608690 A JP4608690 A JP 4608690A JP H03248226 A JPH03248226 A JP H03248226A
- Authority
- JP
- Japan
- Prior art keywords
- barrel shifter
- 5fto
- data
- microprogram
- bit field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101150096886 sft-1 gene Proteins 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 9
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000013515 script Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサに関し、特にワードデータ
内の連続するビット列（以下、ビットフィールドという
）に対して抽出・挿入・比較を行う命令（以下、ビット
フィールド操作命令という）を高速に処理する技術に関
する。
内の連続するビット列（以下、ビットフィールドという
）に対して抽出・挿入・比較を行う命令（以下、ビット
フィールド操作命令という）を高速に処理する技術に関
する。
マイクロプロセッサはマイクロ命令としてビット・フィ
ールドに対して抽出・挿入・比較を行うためのビット・
フィールド操作命令を有している。
ールドに対して抽出・挿入・比較を行うためのビット・
フィールド操作命令を有している。
従来、ビット・フィールド操作命令はマイクロプログラ
ムにより、バレル・シフタを操作することで実現してい
た。第４図に従来のバレル・シフタのブロック図を示す
。第４図において、１０１はマイクロプロセッサ内部の
データバス、ＩＯ２゜１０３はバレル・シフタの入力デ
ータを保持するレジスタ（以下、それぞれ５ＦＴＯ，５
ＦＴＩとい５）、１０４はバレル・シフタの本体である
セレクタ（以下、ＢＳＥＬという）、１０５はバレル・
シフタの出力データを保持するレジスタ（以下、５ＦＴ
ＯＵＴとい５）、１０６はバレル・シフタの制御部、１
０７は制御部１０６を操作するマイクロ命令が格納され
るマイクロ命令ラッチ（以下、ＭＩという）、１０８は
バレル・シフタに与えるシフト量を保持するレジスタ（
以下、５ＦＴＯＰという）、１０９はバレル・シフタが
行うべきシフト動作の種類（論理左シフト、論理右シフ
ト、算術左シフト、算術右シフト、左ローテート、右ロ
ーテート、など）を保持するレジスタ（以下、５ＦＴＯ
ＰＲという）、１１０は５ＦＴＯＰ １０８および５Ｆ
ＴＯＰＲＩ Ｏ９に保持される値に従って生成されるＢ
ＳＥＬ１０４のためのセレクト情報（以下、５ＦＴＳＬ
という）、１１１，１１２はデータバス１０１の値を、
それぞれ５ＦＴＯ−１０２゜５ＦＴ１・１０３にラッチ
するためのストローブ信号（以下、それぞれを５ＦＴＯ
ＷＲ，５ＦＴＩＷＲという）である。
ムにより、バレル・シフタを操作することで実現してい
た。第４図に従来のバレル・シフタのブロック図を示す
。第４図において、１０１はマイクロプロセッサ内部の
データバス、ＩＯ２゜１０３はバレル・シフタの入力デ
ータを保持するレジスタ（以下、それぞれ５ＦＴＯ，５
ＦＴＩとい５）、１０４はバレル・シフタの本体である
セレクタ（以下、ＢＳＥＬという）、１０５はバレル・
シフタの出力データを保持するレジスタ（以下、５ＦＴ
ＯＵＴとい５）、１０６はバレル・シフタの制御部、１
０７は制御部１０６を操作するマイクロ命令が格納され
るマイクロ命令ラッチ（以下、ＭＩという）、１０８は
バレル・シフタに与えるシフト量を保持するレジスタ（
以下、５ＦＴＯＰという）、１０９はバレル・シフタが
行うべきシフト動作の種類（論理左シフト、論理右シフ
ト、算術左シフト、算術右シフト、左ローテート、右ロ
ーテート、など）を保持するレジスタ（以下、５ＦＴＯ
ＰＲという）、１１０は５ＦＴＯＰ １０８および５Ｆ
ＴＯＰＲＩ Ｏ９に保持される値に従って生成されるＢ
ＳＥＬ１０４のためのセレクト情報（以下、５ＦＴＳＬ
という）、１１１，１１２はデータバス１０１の値を、
それぞれ５ＦＴＯ−１０２゜５ＦＴ１・１０３にラッチ
するためのストローブ信号（以下、それぞれを５ＦＴＯ
ＷＲ，５ＦＴＩＷＲという）である。
第４図のバレル・シフタにおいてシフ）ｔＡ作を行うた
めには、マイクロプログラムにより、５ＦＴＯ・１０２
，５ＦＴＩ・１０３，５ＦＴＯＰ１０８および５ＦＴＯ
ＰＲ１０９に値を設定し、一定のタイミングで５ＦＴＯ
ＵＴ１０５を読み出す。第５図に第４図のバレル・シフ
タでシフト命令を行う場合のマイクロプログラムを示す
。第５図において各ステップは次のような意味を持って
いる。
めには、マイクロプログラムにより、５ＦＴＯ・１０２
，５ＦＴＩ・１０３，５ＦＴＯＰ１０８および５ＦＴＯ
ＰＲ１０９に値を設定し、一定のタイミングで５ＦＴＯ
ＵＴ１０５を読み出す。第５図に第４図のバレル・シフ
タでシフト命令を行う場合のマイクロプログラムを示す
。第５図において各ステップは次のような意味を持って
いる。
第１ステップ：５ＦＴＯＰ１０８へシフト量Ｃ０ＵＮＴ
を設定し、５ＦＴＯＰＲ １０９ヘシフトの種類を設定す る。
を設定し、５ＦＴＯＰＲ １０９ヘシフトの種類を設定す る。
第２ステップ：５ＦＴＯ・１０２および５ＦＴＩ・１０
３に被シフトデータＳＲＣを 設定する。
３に被シフトデータＳＲＣを 設定する。
第３ステップ： ５ＦＴＯＵＴｌ ０５からシフト結果
を取り出してデスティネー ションＤＳＴに格納し、マイク ロブログラムを終了する。
を取り出してデスティネー ションＤＳＴに格納し、マイク ロブログラムを終了する。
第５図において、５ＦＴＯＰＲは第４図に示す５ＦＴＯ
ＰＲＩ Ｏ９へ値を設定するための制御命令であり、具
体的には次のものがある。
ＰＲＩ Ｏ９へ値を設定するための制御命令であり、具
体的には次のものがある。
ＳＨＬ・・・・・・論理布シフ） ＳＨＲ・・・・・
・論理右シフトＳＡＬ・・・・・・算術左シフ） Ｓ
ＡＲ・・・・・・算術右シフトＲＯＬ・・・・・・左ロ
ーテート ＲＯＲ・・・・・・右ローテートまた、第５
図において、ＥＮＤはマイクロプログラムの終了、＝は
レジスタへの転送を示している。このとき、第２ステツ
プにおける５ＦＴＩＮは間接的に５ＦＴＯ・１０２およ
び５ＦＴＩ・１０３を指定する仮想レジスタであり、被
シフトデータＳＲＣの値はＳＦ’ＴＯＰＲＩ Ｏ９の値
に従って第７図に示すごと＜５ＦＴＯ・１０２および５
ＦＴＩ・１０３に格納される。なお、マイクロプログラ
ムでは５ＦＴＯ・１０２あるいは５ＦＴＩ・１０３に対
して独立に値を設定することもできるようになっている
。その場合は、マイクロプログラムで、５ＦＴＩＮの代
りに５ＦＴＯまたは５ＦＴ１と記述する。
・論理右シフトＳＡＬ・・・・・・算術左シフ） Ｓ
ＡＲ・・・・・・算術右シフトＲＯＬ・・・・・・左ロ
ーテート ＲＯＲ・・・・・・右ローテートまた、第５
図において、ＥＮＤはマイクロプログラムの終了、＝は
レジスタへの転送を示している。このとき、第２ステツ
プにおける５ＦＴＩＮは間接的に５ＦＴＯ・１０２およ
び５ＦＴＩ・１０３を指定する仮想レジスタであり、被
シフトデータＳＲＣの値はＳＦ’ＴＯＰＲＩ Ｏ９の値
に従って第７図に示すごと＜５ＦＴＯ・１０２および５
ＦＴＩ・１０３に格納される。なお、マイクロプログラ
ムでは５ＦＴＯ・１０２あるいは５ＦＴＩ・１０３に対
して独立に値を設定することもできるようになっている
。その場合は、マイクロプログラムで、５ＦＴＩＮの代
りに５ＦＴＯまたは５ＦＴ１と記述する。
第６図に第５図に示すマイクロプログラムを実行スる場
合のバレル・シフタのタイミング図を示す、第６図に示
されている信号名は第４図において示している信号名と
１対１に対応する。ただし、第４図ではＣＬＯＣＫ、５
ＦＴＵＯＰおよび５ＦＴＤＩＲは図示していない。ＣＬ
ＯＣＫはクロックを示す。５ＦＴＵＯＰは５ＦＴＯＰの
絶対値である。５ＦＴＯＰの値が負である場合、シフト
方向（左または右）は５ＦＴＯＰＲで指定されている方
向と逆になる。５ＦＴＤＩＲは５ＦＴＯＰＲと５ＦＴＯ
Ｐの符号から決定される最終的なシフト方向である。本
従来例では５ＦＴＯＰの正負がシフト方向に影響を与え
るものと仮定しているが、そうでない場合は５ＦＴＤＩ
Ｒが５ＦＴＯＰＲから直接決定され、５ＦＴＵＯＰとＳ
Ｆ’ＴＯＰが同じ値になるだけであり、これは本質的な
問題ではない。第４図においてＢＳＥＬＩ Ｏ４は５Ｆ
ＴＯ・１０２、および５ＦＴ１・１０３を連結した２ワ
ードのデータ（たとえば６４ビツト）とみなし、その２
ワードデータ内の特定のビット位置から連続する１ワ一
ド分のデータ（たとえば３２ビツト）を抽出して５ＦＴ
ＯＵＴ１０５に格納する。この１ワ一ド分のデータは第
８図に示すごとく、５ＦＴＵＯＰとＳＦ’ＴＤＩＲの値
に従って決定する。
合のバレル・シフタのタイミング図を示す、第６図に示
されている信号名は第４図において示している信号名と
１対１に対応する。ただし、第４図ではＣＬＯＣＫ、５
ＦＴＵＯＰおよび５ＦＴＤＩＲは図示していない。ＣＬ
ＯＣＫはクロックを示す。５ＦＴＵＯＰは５ＦＴＯＰの
絶対値である。５ＦＴＯＰの値が負である場合、シフト
方向（左または右）は５ＦＴＯＰＲで指定されている方
向と逆になる。５ＦＴＤＩＲは５ＦＴＯＰＲと５ＦＴＯ
Ｐの符号から決定される最終的なシフト方向である。本
従来例では５ＦＴＯＰの正負がシフト方向に影響を与え
るものと仮定しているが、そうでない場合は５ＦＴＤＩ
Ｒが５ＦＴＯＰＲから直接決定され、５ＦＴＵＯＰとＳ
Ｆ’ＴＯＰが同じ値になるだけであり、これは本質的な
問題ではない。第４図においてＢＳＥＬＩ Ｏ４は５Ｆ
ＴＯ・１０２、および５ＦＴ１・１０３を連結した２ワ
ードのデータ（たとえば６４ビツト）とみなし、その２
ワードデータ内の特定のビット位置から連続する１ワ一
ド分のデータ（たとえば３２ビツト）を抽出して５ＦＴ
ＯＵＴ１０５に格納する。この１ワ一ド分のデータは第
８図に示すごとく、５ＦＴＵＯＰとＳＦ’ＴＤＩＲの値
に従って決定する。
上述したバレル・シフタを用いることにより、ビット・
フィールド操作命令が実現できる。ビット・フィールド
操作には抽出・挿入・比較という３種が考えられるが、
ここでは１例としてビット・フィールドの挿入を考える
。ビット・フィールドの挿入とは、ｌワード長のデータ
ＤＳＴのあるビット位置（第ＢＩＴビットとする）から
連続する数ピッ）（ＬＥＮビットとする）の範囲に、別
の１ワード長のデータＳＲＣから抽出した連続するＬＥ
Ｎビットのデータを挿入する操作である。ここではＳＲ
Ｃの下位ＬＥＮビットのデータを抽出してＤＳＴに挿入
することを考える。ここで示すビット・フィールドの挿
入操作はバレル・シフタを用いて、第９図に示す手順で
実現することができる。これをマイクロプログラムで記
述したものが第１０図である。第１１図は第１０図に示
すマイクロプログラムを実行するときのタイミング図で
ある。第１１図によると３回変化すべき５ＦＴＯＵＴの
値を最短手順で読み出している。これはビットフィール
ドの挿入操作を行う上での最短手順である。すなわち、
従来のバレル・シフタを用いてビットフィールドの挿入
を行う場合の最小手順は第１０図に示すごとく６ステツ
プ（６クロツク）である。
フィールド操作命令が実現できる。ビット・フィールド
操作には抽出・挿入・比較という３種が考えられるが、
ここでは１例としてビット・フィールドの挿入を考える
。ビット・フィールドの挿入とは、ｌワード長のデータ
ＤＳＴのあるビット位置（第ＢＩＴビットとする）から
連続する数ピッ）（ＬＥＮビットとする）の範囲に、別
の１ワード長のデータＳＲＣから抽出した連続するＬＥ
Ｎビットのデータを挿入する操作である。ここではＳＲ
Ｃの下位ＬＥＮビットのデータを抽出してＤＳＴに挿入
することを考える。ここで示すビット・フィールドの挿
入操作はバレル・シフタを用いて、第９図に示す手順で
実現することができる。これをマイクロプログラムで記
述したものが第１０図である。第１１図は第１０図に示
すマイクロプログラムを実行するときのタイミング図で
ある。第１１図によると３回変化すべき５ＦＴＯＵＴの
値を最短手順で読み出している。これはビットフィール
ドの挿入操作を行う上での最短手順である。すなわち、
従来のバレル・シフタを用いてビットフィールドの挿入
を行う場合の最小手順は第１０図に示すごとく６ステツ
プ（６クロツク）である。
上述したように従来のバレル・シフタを用いたビット・
フィールドの挿入操作は実現に最低６クロツクを要する
。しかし、現実的には、マイクロプログラムはバレル・
シフタの操作を行うだけでなく、その他の例外検出処理
などを行う必要があり、ビット・フィールドの挿入操作
を６クロツクで行うことは難しい。また、近年ではマイ
クロプロセッサのポスト・スクリプトやレーザービーム
・プリンタへの応用が拡大し、ビット・フィールド操作
命令はより高速な実行を要求されている。従来のままの
バレル・シフタを利用したのでは高速なビット・フィー
ルド操作を行うことができないという欠点がある。
フィールドの挿入操作は実現に最低６クロツクを要する
。しかし、現実的には、マイクロプログラムはバレル・
シフタの操作を行うだけでなく、その他の例外検出処理
などを行う必要があり、ビット・フィールドの挿入操作
を６クロツクで行うことは難しい。また、近年ではマイ
クロプロセッサのポスト・スクリプトやレーザービーム
・プリンタへの応用が拡大し、ビット・フィールド操作
命令はより高速な実行を要求されている。従来のままの
バレル・シフタを利用したのでは高速なビット・フィー
ルド操作を行うことができないという欠点がある。
本発明によるマイクロプロセッサは、マイクロプログラ
ムによって制御され、マイクロ命令としてワード・デー
タ内の連続するビット列に対して抽出・挿入・比較を行
う命令を有し、シフト装置としてバレル・シフタを具備
し、そして前記バレル・シフタの出力データを該バレル
・シフタの入力へ直接書き戻す経路を有することを特徴
とする。
ムによって制御され、マイクロ命令としてワード・デー
タ内の連続するビット列に対して抽出・挿入・比較を行
う命令を有し、シフト装置としてバレル・シフタを具備
し、そして前記バレル・シフタの出力データを該バレル
・シフタの入力へ直接書き戻す経路を有することを特徴
とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のバレル・シフタのブロック
図である。１０１〜１１２は第４図に示す従来例のバレ
ル・シフタの構成要素と同一である。第１図は、第４図
の従来例に対して、バレル・シフタの出力５ＦＴＯＵＴ
１０５からバレル・シフタの入力５ＦＴＯ・１０２およ
び５ＦＴＩ・１０３への書き戻し経路１１３、マルチプ
レクサ１１４および１１５．５ＦＴＯＵＴ１０５の値を
書き戻し経路１１３を通じて入力５ＦＴＯ・１０２ある
いは５ＦＴｌ・１０３ヘラツチするためのストローブ信
号５ＦＴＯ３１１６，５ＦＴＩＳ１１７が追加されたも
のである。マルチプレクサ１１４はストローブ信号５Ｆ
ＴＯＷＲＩ １１と５ＦＴＯ８１１６に従って、データ
・バス１０１あるいは書き戻し経路１１３から５ＦＴＯ
１０２ヘラツチするデータをセレクトする。同様に、マ
ルチプレクサ１１５はストローブ信号５ＦＴＩＷＲＩ
１２と５ＦＴＩＳ１１７に従って、データ・バス１０１
あるいは書き戻し経路１１３から５ＦＴＩ・１０３ヘラ
ツチするデータをセレクトする。なお、従来例では特に
記述していないがストローブ信号５ＦＴＯＷＲＩ １１
はマイクロプログラムで、５ＦＴＩＮ＝・・・・・・ あるいは ５ＦＴＯ＝・・・・・・ が指示されたときに生成され、５ＦＴＩＷＲはマイクロ
プログラムで ５ＦＴＩＮ＝・・・・・・ あるいは ５ＦＴ１＝・・・・・・ が指示されたときに生成される。一方、ストローブ信号
５ＦＴＯ３１１６，５ＦＴＩＳ ｌ １７はマイクロプ
ログラムで書き戻し経路から５ＦＴＯ・１０２、または
５ＦＴＩ・１０３への書き戻しが指示されたときに生成
される。書き戻しの指示方法としてはいろいろな方法が
考えられるが、ここではシフトの種類５ＦＴＯＰＲの指
定と同時に書き戻しを指示する方法を示しておく。たと
えば、５ＦＴＯＰＲ（ＳＦＴＯ） というマイクロ命令は、シフトの種類の変更と同時に、
５ＦＴＯ・１０２への書き戻しを指示し、５ＦＴＯＰＲ
（ＳＦＴｌ） というマイクロ命令は、シフトの種類の変更と同時に５
ＦＴＬ１０３への書き戻しを指示する。
図である。１０１〜１１２は第４図に示す従来例のバレ
ル・シフタの構成要素と同一である。第１図は、第４図
の従来例に対して、バレル・シフタの出力５ＦＴＯＵＴ
１０５からバレル・シフタの入力５ＦＴＯ・１０２およ
び５ＦＴＩ・１０３への書き戻し経路１１３、マルチプ
レクサ１１４および１１５．５ＦＴＯＵＴ１０５の値を
書き戻し経路１１３を通じて入力５ＦＴＯ・１０２ある
いは５ＦＴｌ・１０３ヘラツチするためのストローブ信
号５ＦＴＯ３１１６，５ＦＴＩＳ１１７が追加されたも
のである。マルチプレクサ１１４はストローブ信号５Ｆ
ＴＯＷＲＩ １１と５ＦＴＯ８１１６に従って、データ
・バス１０１あるいは書き戻し経路１１３から５ＦＴＯ
１０２ヘラツチするデータをセレクトする。同様に、マ
ルチプレクサ１１５はストローブ信号５ＦＴＩＷＲＩ
１２と５ＦＴＩＳ１１７に従って、データ・バス１０１
あるいは書き戻し経路１１３から５ＦＴＩ・１０３ヘラ
ツチするデータをセレクトする。なお、従来例では特に
記述していないがストローブ信号５ＦＴＯＷＲＩ １１
はマイクロプログラムで、５ＦＴＩＮ＝・・・・・・ あるいは ５ＦＴＯ＝・・・・・・ が指示されたときに生成され、５ＦＴＩＷＲはマイクロ
プログラムで ５ＦＴＩＮ＝・・・・・・ あるいは ５ＦＴ１＝・・・・・・ が指示されたときに生成される。一方、ストローブ信号
５ＦＴＯ３１１６，５ＦＴＩＳ ｌ １７はマイクロプ
ログラムで書き戻し経路から５ＦＴＯ・１０２、または
５ＦＴＩ・１０３への書き戻しが指示されたときに生成
される。書き戻しの指示方法としてはいろいろな方法が
考えられるが、ここではシフトの種類５ＦＴＯＰＲの指
定と同時に書き戻しを指示する方法を示しておく。たと
えば、５ＦＴＯＰＲ（ＳＦＴＯ） というマイクロ命令は、シフトの種類の変更と同時に、
５ＦＴＯ・１０２への書き戻しを指示し、５ＦＴＯＰＲ
（ＳＦＴｌ） というマイクロ命令は、シフトの種類の変更と同時に５
ＦＴＬ１０３への書き戻しを指示する。
シフトの種類の変更と同時に５ＦＴＯ・１０２および５
ＦＴＩ・１０３への同時書き戻しを指示するためには、 ５ＦＴＯＰＲ（ＳＦＴＯ１） というマイクロ命令を用いることにする。このとき、第
１Ｏ図に示したビット・フィールドの挿入操作を行うた
めのマイクロプログラムは第２図のように書き換えるこ
とができる。第２図のマイクロプログラムを実行する場
合のタイミング図は第３図のようになる。第３図より、
シフトの種類の指定と同時に書き戻しの指示を行う場合
、シフトの種類５ＦＴＯＰＲの変更がシフト結果５ＦＴ
ＯＵＴに影響してくるのは、変更後２クロツク後である
が、書き戻し指示により５ＦＴＯまたはＳＦＴ １へ５
ＦＴＯＵＴが書き戻されるのが０．５クロツク後、さら
にその書き戻さｈた５ＦＴＯまたは５ＦＴ１によって５
ＦＴＯＵＴが変更されるのがその０．５クロツク後であ
るため、マイクロプログラムの記述は複雑になるが、ビ
ット・フィールドの挿入操作を５クロツクで行うことが
できる。第３図のタイミング図に示されるように、本実
施例によればバレル・シフタを１クロツクの無駄もなく
利用してビット・フィールドの挿入操作を行うことがで
きる。
ＦＴＩ・１０３への同時書き戻しを指示するためには、 ５ＦＴＯＰＲ（ＳＦＴＯ１） というマイクロ命令を用いることにする。このとき、第
１Ｏ図に示したビット・フィールドの挿入操作を行うた
めのマイクロプログラムは第２図のように書き換えるこ
とができる。第２図のマイクロプログラムを実行する場
合のタイミング図は第３図のようになる。第３図より、
シフトの種類の指定と同時に書き戻しの指示を行う場合
、シフトの種類５ＦＴＯＰＲの変更がシフト結果５ＦＴ
ＯＵＴに影響してくるのは、変更後２クロツク後である
が、書き戻し指示により５ＦＴＯまたはＳＦＴ １へ５
ＦＴＯＵＴが書き戻されるのが０．５クロツク後、さら
にその書き戻さｈた５ＦＴＯまたは５ＦＴ１によって５
ＦＴＯＵＴが変更されるのがその０．５クロツク後であ
るため、マイクロプログラムの記述は複雑になるが、ビ
ット・フィールドの挿入操作を５クロツクで行うことが
できる。第３図のタイミング図に示されるように、本実
施例によればバレル・シフタを１クロツクの無駄もなく
利用してビット・フィールドの挿入操作を行うことがで
きる。
本発明の第２の実施例について説明する。第１の実施例
では、バレル・シフタの出力データの入力への書き戻し
指示を、シフトの種類の変更と同時に指定する方式を用
いたが、マイクロ命令における仮想レジスタ５ＦＴＩＮ
への転送と同様に、仮想レジスタへの転送によって書き
戻しを指定することか考えられる。たとえば、 ５ＦＴＯ（ＳＦＴｌ）＝・・・・・・ というマイクロプログラム記述は、５ＦＴＯへ何等かの
値を転送するとともに、５ＦＴＩには５ＦＴＯＵＴの値
を書き戻すという動作をするものにできる。同様に、５
ＦＴ１へ何等かの値を転送しながら、５ＦＴＯへＳＦ’
ＴＯＵＴの値を書き戻すという ５ＦＴ１（ＳＦＴＯ）＝・・・・・・ も考えられる。
では、バレル・シフタの出力データの入力への書き戻し
指示を、シフトの種類の変更と同時に指定する方式を用
いたが、マイクロ命令における仮想レジスタ５ＦＴＩＮ
への転送と同様に、仮想レジスタへの転送によって書き
戻しを指定することか考えられる。たとえば、 ５ＦＴＯ（ＳＦＴｌ）＝・・・・・・ というマイクロプログラム記述は、５ＦＴＯへ何等かの
値を転送するとともに、５ＦＴＩには５ＦＴＯＵＴの値
を書き戻すという動作をするものにできる。同様に、５
ＦＴ１へ何等かの値を転送しながら、５ＦＴＯへＳＦ’
ＴＯＵＴの値を書き戻すという ５ＦＴ１（ＳＦＴＯ）＝・・・・・・ も考えられる。
以上説明したように本発明は、従来のバレル・シフタに
出力から入力への書き戻し経路を持たせることにより、
バレル・シフタを用いてビット・フィールド操作命令を
実現する場合に、バレル・シフタを最も効率よく活用し
、最も短いステップ数で実現できる効果がある。
出力から入力への書き戻し経路を持たせることにより、
バレル・シフタを用いてビット・フィールド操作命令を
実現する場合に、バレル・シフタを最も効率よく活用し
、最も短いステップ数で実現できる効果がある。
第１図は本発明のマイクロプロセッサの具備するバレル
・シフタのブロック図、第２図は第１図に示スハレル・
シフタを用いてビット・フィールドの挿入操作を実現す
る場合のマイクロプログラム、第３図は第２図に示すマ
イクロプログラムを実行する場合の第１図に示すバレル
・シフタの動作のタイミング図、第４図は従来例のマイ
クロプロセッサの具備するバレル・シフタのブロック図
、第５図は第４図に示すバレル・ジッタを用いてシフト
操作を行う場合のマイクロプログラム、第６図は第５図
に示すマイクロプログラムを実行する場合の第４図に示
すバレル・シフタの動作のタイミング図、第７図は第４
図に示すバレル・シフタでシフト操作を行う場合、入力
であるＳＦＴ Ｏ。 ５ＦＴ１に設定すべき値を説明する図、第８図は第４図
に示すバレル・シフタで出力となるデータを入力である
５ＦＴＯ・ＳＦ’ＴＩから抽出する位置を説明する図、
第９図はバレル・シックを用いてビット・フィールドの
挿入操作を実現する手順を示す図、第１０図は第９図に
示す手順を従来のバレル・シックで実現する場合のマイ
クロブログラム、第１１図は第１Ｏ図に示すマイクロフ
ロダラムを実行する場合の第４図に示すバレル・シフタ
の動作のタイミング図である。 １０１・・・・・・データ・バス、１０２，１０３・旧
・・バレル・シフタの入力ラッチ、１０４・・印・バレ
ル・シフタの本体であるセレクタ、１０５・・・・・・
バレル・シフタの出力ラッチ、１０６・・・・・・バレ
ル・シフタの制御部、１０７・・・・・・マイクロ命令
ラッチ、１０８・・・・・・シフト量を保持するレジス
タ、１０９・・・・・・シフトの種類を保持するレジス
タ、１１０・・・・・・バレル・シフタへのセレクト情
報、１１１，１１２゜１１６．１１７・・・・・・スト
ローブ信号、１１３・・・・・・書き戻し経路、１１４
，１１５・・・・・・マルチプレクサ。
・シフタのブロック図、第２図は第１図に示スハレル・
シフタを用いてビット・フィールドの挿入操作を実現す
る場合のマイクロプログラム、第３図は第２図に示すマ
イクロプログラムを実行する場合の第１図に示すバレル
・シフタの動作のタイミング図、第４図は従来例のマイ
クロプロセッサの具備するバレル・シフタのブロック図
、第５図は第４図に示すバレル・ジッタを用いてシフト
操作を行う場合のマイクロプログラム、第６図は第５図
に示すマイクロプログラムを実行する場合の第４図に示
すバレル・シフタの動作のタイミング図、第７図は第４
図に示すバレル・シフタでシフト操作を行う場合、入力
であるＳＦＴ Ｏ。 ５ＦＴ１に設定すべき値を説明する図、第８図は第４図
に示すバレル・シフタで出力となるデータを入力である
５ＦＴＯ・ＳＦ’ＴＩから抽出する位置を説明する図、
第９図はバレル・シックを用いてビット・フィールドの
挿入操作を実現する手順を示す図、第１０図は第９図に
示す手順を従来のバレル・シックで実現する場合のマイ
クロブログラム、第１１図は第１Ｏ図に示すマイクロフ
ロダラムを実行する場合の第４図に示すバレル・シフタ
の動作のタイミング図である。 １０１・・・・・・データ・バス、１０２，１０３・旧
・・バレル・シフタの入力ラッチ、１０４・・印・バレ
ル・シフタの本体であるセレクタ、１０５・・・・・・
バレル・シフタの出力ラッチ、１０６・・・・・・バレ
ル・シフタの制御部、１０７・・・・・・マイクロ命令
ラッチ、１０８・・・・・・シフト量を保持するレジス
タ、１０９・・・・・・シフトの種類を保持するレジス
タ、１１０・・・・・・バレル・シフタへのセレクト情
報、１１１，１１２゜１１６．１１７・・・・・・スト
ローブ信号、１１３・・・・・・書き戻し経路、１１４
，１１５・・・・・・マルチプレクサ。
Claims (1)
- マイクロプログラムによって制御され、マイクロ命令と
してワード・データ内の連続するビット列に対して抽出
・挿入・比較を行う命令を有し、シフト装置としてバレ
ル・シフタを具備するマイクロプロセッサにおいて、前
記バレル・シフタの出力データを該バレル・シフタの入
力へ直接書き戻す経路を有し、該経路を前記マイクロプ
ログラムによって制御することを特徴とするマイクロプ
ロセッサ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2046086A JPH03248226A (ja) | 1990-02-26 | 1990-02-26 | マイクロプロセッサ |
| US07/659,606 US5295250A (en) | 1990-02-26 | 1991-02-21 | Microprocessor having barrel shifter and direct path for directly rewriting output data of barrel shifter to its input |
| EP19910102852 EP0445630A3 (en) | 1990-02-26 | 1991-02-26 | Microprocessor for bit strings operations |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2046086A JPH03248226A (ja) | 1990-02-26 | 1990-02-26 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03248226A true JPH03248226A (ja) | 1991-11-06 |
Family
ID=12737179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2046086A Pending JPH03248226A (ja) | 1990-02-26 | 1990-02-26 | マイクロプロセッサ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5295250A (ja) |
| EP (1) | EP0445630A3 (ja) |
| JP (1) | JPH03248226A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465340A (en) * | 1992-01-30 | 1995-11-07 | Digital Equipment Corporation | Direct memory access controller handling exceptions during transferring multiple bytes in parallel |
| JPH05324847A (ja) * | 1992-05-13 | 1993-12-10 | Nec Corp | 図形描画装置用ｌｓｉ |
| US5497474A (en) * | 1993-02-25 | 1996-03-05 | Franklin Electronic Publishers, Incorporated | Data stream addressing |
| JP2550921B2 (ja) * | 1994-08-26 | 1996-11-06 | 日本電気株式会社 | 環状バッファ制御装置 |
| ZA9510127B (en) * | 1994-12-01 | 1996-06-06 | Intel Corp | Novel processor having shift operations |
| US6738793B2 (en) * | 1994-12-01 | 2004-05-18 | Intel Corporation | Processor capable of executing packed shift operations |
| US6052522A (en) * | 1997-10-30 | 2000-04-18 | Infineon Technologies North America Corporation | Method and apparatus for extracting data stored in concatenated registers |
| US5964828A (en) * | 1997-11-13 | 1999-10-12 | Electronic Data System Corporation | Method and system for maintaining the integrity of objects |
| DE60032794T2 (de) | 1999-11-18 | 2007-10-11 | Sun Microsystems, Inc., Palo Alto | Bit-dekompression-verarbeitung mit einem vielseitigen ausrichtungswerkzeug |
| TWI244033B (en) * | 2003-11-26 | 2005-11-21 | Sunplus Technology Co Ltd | Processor capable of cross-boundary alignment of a plurality of register data and method of the same |
| TWI234073B (en) * | 2003-12-19 | 2005-06-11 | Sunplus Technology Co Ltd | Method and architecture of processor for loading unaligned data |
| TWI227440B (en) * | 2003-12-19 | 2005-02-01 | Sunplus Technology Co Ltd | Device and method using a processor to perform automatic alignment for data movement in memory |
| TWI230357B (en) * | 2003-12-19 | 2005-04-01 | Sunplus Technology Co Ltd | Device and method for writing data in a processor to memory at unaligned location |
| US20050278505A1 (en) * | 2004-05-19 | 2005-12-15 | Lim Seow C | Microprocessor architecture including zero impact predictive data pre-fetch mechanism for pipeline data memory |
| US20070074007A1 (en) * | 2005-09-28 | 2007-03-29 | Arc International (Uk) Limited | Parameterizable clip instruction and method of performing a clip operation using the same |
| CN106201440B (zh) * | 2016-06-28 | 2018-10-23 | 上海兆芯集成电路有限公司 | 字符串比较指令优化的中央处理单元以及其操作方法 |
| US9959247B1 (en) | 2017-02-17 | 2018-05-01 | Google Llc | Permuting in a matrix-vector processor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350629A (en) * | 1976-10-18 | 1978-05-09 | Burroughs Corp | High speed shift network |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT314225B (de) * | 1969-05-02 | 1974-03-25 | Internat Business Maschines Co | Modulares elektronisches Datenverarbeitungssystem |
| US4418383A (en) * | 1980-06-30 | 1983-11-29 | International Business Machines Corporation | Data flow component for processor and microprocessor systems |
| US4437166A (en) * | 1980-12-23 | 1984-03-13 | Sperry Corporation | High speed byte shifter for a bi-directional data bus |
| US5034879A (en) * | 1984-10-01 | 1991-07-23 | Unisys Corp. (Formerly Burroughs Corp.) | Programmable data path width in a programmable unit having plural levels of subinstruction sets |
| US4975837A (en) * | 1984-10-01 | 1990-12-04 | Unisys Corporation | Programmable unit having plural levels of subinstruction sets where a portion of the lower level is embedded in the code stream of the upper level of the subinstruction sets |
| ATE67326T1 (de) * | 1986-07-02 | 1991-09-15 | Unisys Corp | Programmgesteuerte, teilweise verteilte maskenvorrichtung in einer programmierbaren einheit mit variablen datenwegbreiten. |
| US4814976C1 (en) * | 1986-12-23 | 2002-06-04 | Mips Tech Inc | Risc computer with unaligned reference handling and method for the same |
| US4914622A (en) * | 1987-04-17 | 1990-04-03 | Advanced Micro Devices, Inc. | Array-organized bit map with a barrel shifter |
| JP2613223B2 (ja) * | 1987-09-10 | 1997-05-21 | 株式会社日立製作所 | 演算装置 |
| US5132898A (en) * | 1987-09-30 | 1992-07-21 | Mitsubishi Denki Kabushiki Kaisha | System for processing data having different formats |
| US4977497A (en) * | 1988-03-23 | 1990-12-11 | Mitsubishi Denki Kabushiki Kaisha | Data processor |
-
1990
- 1990-02-26 JP JP2046086A patent/JPH03248226A/ja active Pending
-
1991
- 1991-02-21 US US07/659,606 patent/US5295250A/en not_active Expired - Fee Related
- 1991-02-26 EP EP19910102852 patent/EP0445630A3/en not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350629A (en) * | 1976-10-18 | 1978-05-09 | Burroughs Corp | High speed shift network |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0445630A2 (en) | 1991-09-11 |
| US5295250A (en) | 1994-03-15 |
| EP0445630A3 (en) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03248226A (ja) | マイクロプロセッサ | |
| US4825361A (en) | Vector processor for reordering vector data during transfer from main memory to vector registers | |
| JP3954171B2 (ja) | コンピュータにおけるスカラ値をベクトルに記入する方法 | |
| US4451885A (en) | Bit operation method and circuit for microcomputer | |
| JPH0926770A (ja) | データストリング生成方法、コンピュータ動作方法、ピクセル値セット生成方法及びコンピュータ | |
| JPS60101644A (ja) | ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ | |
| JPS623461B2 (ja) | ||
| JP2567134B2 (ja) | ビットフィールド論理演算処理装置およびそれを具備するモノリシックマイクロプロセッサ | |
| JPH0588884A (ja) | 状態モード設定方式 | |
| JP2553728B2 (ja) | 演算装置 | |
| JP3132566B2 (ja) | 命令先行制御装置 | |
| JPS627593B2 (ja) | ||
| JPH03269728A (ja) | パイプライン計算機における命令実行制御方式 | |
| JPS5833584B2 (ja) | 情報処理装置 | |
| JPH03136136A (ja) | 命令実行時刻制御方式 | |
| JPH0338613B2 (ja) | ||
| JP2503017B2 (ja) | バレルシフタ回路 | |
| JPS60175146A (ja) | プログラマブル・コントロ−ラ | |
| JPH0546389A (ja) | 並列処理装置 | |
| JPH0625966B2 (ja) | マイクロプログラム制御装置 | |
| SU1251075A1 (ru) | Устройство дл распаковки команд | |
| SU960830A1 (ru) | Центральный процессор | |
| JPH0239325A (ja) | マイクロ・シーケンス制御方式 | |
| JPS5979354A (ja) | 演算制御装置 | |
| JPS61145631A (ja) | 情報処理装置 |