JPH03245557A - 低誘電率回路基板 - Google Patents

低誘電率回路基板

Info

Publication number
JPH03245557A
JPH03245557A JP4284090A JP4284090A JPH03245557A JP H03245557 A JPH03245557 A JP H03245557A JP 4284090 A JP4284090 A JP 4284090A JP 4284090 A JP4284090 A JP 4284090A JP H03245557 A JPH03245557 A JP H03245557A
Authority
JP
Japan
Prior art keywords
circuit board
dielectric constant
glass
weight
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4284090A
Other languages
English (en)
Inventor
Yuzo Shimada
嶋田 勇三
Keiichiro Ho
慶一郎 方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4284090A priority Critical patent/JPH03245557A/ja
Publication of JPH03245557A publication Critical patent/JPH03245557A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Compositions Of Oxide Ceramics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は高速半導体素子等を実装するための回路基板に
関する。
〔従来の技術〕
従来、IC,LSI等の半導体素子やコンデンサ、コイ
ル、抵抗等の受動部品の実装用基板としては、紙フエノ
ールやガラスエポキシ等のプリント回路基板又はアルミ
ナセラミック基板が用いられている。
[発明が解決しようとする課題] 近年、大型高速コンピュータの高性能化に伴って半導体
素子を、その性能を損なうことなく基板に実装すること
が重要となってきている。素子の性能として重要なこと
は信号パルスの遅延時間を可能な限り小さくすることで
ある。遅延時間は基板の誘電率の平方根に比例するため
、誘電率を下げることが重要となる。通常、プリント回
路基板の誘電率は4.0以上であり、また、アルミナ系
セラミック基板は8.0以上と大きい。
最近、ポリイミド樹脂などを使ったフレキシブルプリン
ト板やセラミック基板、メタル基板上にポリイミドコー
ティングした低誘電率基板が開発されている。しかし、
誘電率の低い樹脂基板は耐湿性、耐熱性等の信頼性に問
題、う−あり、さらに熱膨張係数が大きく半導体素子と
整合性がとれず、また寸法安定性9強度的にも劣ってい
るため問題があった。
したがって、セラミック材料を用いた回路基板が信頼性
において期待されるが、従来では誘電率を下げることは
極めて困難であった。
本発明の目的は新規な複合材により高速半導体素子等を
実装するための極めて低誘電率化された回路基板を提供
することにある。
[課題を解決するための手段] 前記目的を達成するため、本発明に係る低誘電率回路基
板においては、Sin、を含む中空形状のガラス繊維と
セラミック材料とにより複合化した構造を有するもので
ある。
[実施例] 次に、本発明の実施例について説明する。
(実施例1) 本発明の第1の実施例は、ガラス材料にホウケイ酸系ガ
ラスを用いており、その組成が、Sin、が70〜85
重量%、 B、0.が10〜25重量%の範囲にあり、
残部がアルカリ、アルカリ土類金属酸化物及びアルミナ
を含んでおり、全体で100重量%となるように構成さ
れている。このガラスを空隙率20容積%の中空形状を
有するガラス繊維に加工し、前記ガラス繊維を用いた織
布を形成した。
一方、セラミック材料としては、アルミナ、ホウケイ酸
鉛系ガラス複合材料を用い、有機バインダー、有機溶剤
とともに混合しスラリー状にしたものを、前記織布に含
浸し乾燥したのち、850℃で焼結し回路基板を形成し
た。このときの織布の容積は30vo1%、セラミック
材料を70vo1%となるようにした。
次に、前記回路基板の厚みを1.0Mにし、両面に導体
を形成した後、電気特性をLCRメータにより測定した
。l Ml−1zの周波数で誘電率5.9.誘電損失0
.006及び絶縁抵抗1.0XIO°“Ωの値を得た。
また、3点曲げ試験による曲げ強度は2700k g 
/cnであった。
第1表に組成が同一で空隙率1%以下のガラス繊維を用
いた従来例を比較として示し、ガラス繊維の空隙率を2
0%、30%、40%の場合の複合材試料に対する誘電
率及び曲げ強度の値を示す。
第1表 (実施例2) 本発明の第2の実施例はSin、を95%以上含むケイ
酸ガラスを用いた場合であり、この組成の中空ガラス繊
維を用いて形成したガラス織布に、石英ガラス、コーデ
ィエライト、ホウケイ酸ガラス複合材料のセラミック材
料を第1の実施例同様にスラリー状にし含浸させ、90
0℃の温度に焼成した。
このサンプルにおいては織布30vo1%、セラミック
材料70vo1%となるように構成した。
この場合の空隙率20%のときの誘電損失は0.008
、絶縁抵抗は1.lX10”Ωであり、第1の実施例と
同様にして従来例と比較した誘電率及び曲げ強度を第2
表に示す。
第2表 (実施例3) 本発明の第3の実施例は第2の実施例で示したSin、
を95%以上含んだケイ酸ガラスを用い、これを使って
作られた中空ガラス繊維織布を40容積%。
セラミック材料60容積%の組成になるように構成され
たサンプルである。
この場合の空隙率20%のときの誘電損失は0.009
絶縁抵抗は1.3X10”Ωであり、前記の実施例と同
様に従来例と比較した誘電率及び曲げ強度を第3表に示
す。
第3表 このように本発明の回路基板は中空形状を有するガラス
繊維を複合化したセラミック基板であるため、極めて低
い誘電率を実現することが可能となる。ここで用いるガ
ラス繊維は織布に加工して利用するが、低誘電率化のた
め酸化珪素S10.を含有したものが望ましい。
また基板の曲げ強度は1500k g /crd以上で
あることが要求されるが、セラミック構造体であること
及びガラス繊維で補強されていることから、中空体であ
るにもかかわらず必要な曲げ強度を得ることが可能とな
った。
〔発明の効果〕
以上説明したように本発明は、5102を含む中空形状
を有するガラス繊維をセラミックス材料との複合化によ
り、誘電率の極めて低い高速半導体素子実装に有利な回
路基板が得られるという効果を有する。また、他の電気
特性においても、絶縁性及び誘電損失の良好な結果が得
られた。また、回路基板として必要な機械的強度も、曲
げ強度で1500kg/cr+を以上を得ることができ
た。

Claims (1)

    【特許請求の範囲】
  1. (1)SiO_2を含む中空形状のガラス繊維とセラミ
    ック材料とにより複合化した構造を有することを特徴と
    する低誘電率回路基板。
JP4284090A 1990-02-23 1990-02-23 低誘電率回路基板 Pending JPH03245557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4284090A JPH03245557A (ja) 1990-02-23 1990-02-23 低誘電率回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4284090A JPH03245557A (ja) 1990-02-23 1990-02-23 低誘電率回路基板

Publications (1)

Publication Number Publication Date
JPH03245557A true JPH03245557A (ja) 1991-11-01

Family

ID=12647185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4284090A Pending JPH03245557A (ja) 1990-02-23 1990-02-23 低誘電率回路基板

Country Status (1)

Country Link
JP (1) JPH03245557A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7678721B2 (en) 2006-10-26 2010-03-16 Agy Holding Corp. Low dielectric glass fiber

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7678721B2 (en) 2006-10-26 2010-03-16 Agy Holding Corp. Low dielectric glass fiber

Similar Documents

Publication Publication Date Title
US4598167A (en) Multilayered ceramic circuit board
JPS63107095A (ja) 多層セラミツク回路基板
JPH03245557A (ja) 低誘電率回路基板
JPH06345530A (ja) 多層ガラスセラミック基板およびその製造方法
US6060664A (en) Electronic circuit component
JP2623735B2 (ja) 回路基板
JPH051994B2 (ja)
JP3377898B2 (ja) 低温焼成磁器組成物
JP3419474B2 (ja) 導電性組成物及び多層回路基板
Sanchez Electrical, Mechanical, and Thermal Characterization of a Cofired, Multilayer Substrate Processed from Sol‐Gel Silica
JPS62209895A (ja) セラミツク多層配線基板用絶縁ペ−スト
JPS6030196A (ja) 多層回路基板の製造方法
JPS62159492A (ja) 回路基板の製造方法
JPH0455988B2 (ja)
JPH0329349A (ja) セラミツク基板材料
JP3149613B2 (ja) セラミックス基板及びその製造方法
JP3134437B2 (ja) 多層基板用低温焼結磁器組成物
Chiou et al. Fabrication and properties of alumino-borosilicate glass-ceramic systems
JPS61242950A (ja) セラミツク基板用組成物
JP3097426B2 (ja) セラミックス基板およびその製造方法
JP3341782B2 (ja) セラミックス基板およびその製造方法
JP2652229B2 (ja) 積層回路セラミック基板
JPS6246937A (ja) 多層配線基板の低誘電率セラミツクス製造用組成物及び低誘電率セラミツクスを製造する方法
JPS60171781A (ja) 低誘電率多層基板の製造方法
JPS63168904A (ja) 内層用銅ペ−スト組成物