JPH03244173A - レーザ装置 - Google Patents
レーザ装置Info
- Publication number
- JPH03244173A JPH03244173A JP4167590A JP4167590A JPH03244173A JP H03244173 A JPH03244173 A JP H03244173A JP 4167590 A JP4167590 A JP 4167590A JP 4167590 A JP4167590 A JP 4167590A JP H03244173 A JPH03244173 A JP H03244173A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- time
- laser
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 13
- 238000001514 detection method Methods 0.000 claims description 9
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 6
- 230000003111 delayed effect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
- H01S3/09—Processes or apparatus for excitation, e.g. pumping
- H01S3/097—Processes or apparatus for excitation, e.g. pumping by gas discharge of a gas laser
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Optics & Photonics (AREA)
- Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は高エネルギーレーザ装置に関し、特に高効率
で安定して発振させることのできるレーザ装置に関する
ものである。
で安定して発振させることのできるレーザ装置に関する
ものである。
第３図は、例えばケステ・ツク（Ｑｕｅｓｔｅｋ）社の
カタログに示されたレーザ装置の多段増幅構成時のブロ
ック図である。１は多段増幅構成における発振器、２．
３は多段増幅構成での増幅器である。
カタログに示されたレーザ装置の多段増幅構成時のブロ
ック図である。１は多段増幅構成における発振器、２．
３は多段増幅構成での増幅器である。
の
４は発振器１．増幅器２，３及＃発振タイξングを同期
させる同期制御ユニットである。５は発振器１より発生
するマスタートリガ信号、６は同期制御ユニット４から
の発振器トリガ信号、７は発振器１のレーザ出力信号、
８．１０は発振器１と同様の増幅器２，３用のトリガ信
号、９，１１は増幅器２，３のレーザ出力信号である。
させる同期制御ユニットである。５は発振器１より発生
するマスタートリガ信号、６は同期制御ユニット４から
の発振器トリガ信号、７は発振器１のレーザ出力信号、
８．１０は発振器１と同様の増幅器２，３用のトリガ信
号、９，１１は増幅器２，３のレーザ出力信号である。
１２〜１４は発振器ｌ及び増幅器２．３のそれぞれのレ
ーザ出力を検出するレーザパワーセンサである。
ーザ出力を検出するレーザパワーセンサである。
第４図には同期制御ユニット４内の回路構成のブロック
図を示す。１５は増幅器用トリガ信号８の時間調整を行
う遅延発生回路、１６は遅延発生回路の遅延発生時間を
制御する演算増幅回路、１７はマスタートリガ信号５に
よって発生する増幅器２用の基準時間発生回路である。
図を示す。１５は増幅器用トリガ信号８の時間調整を行
う遅延発生回路、１６は遅延発生回路の遅延発生時間を
制御する演算増幅回路、１７はマスタートリガ信号５に
よって発生する増幅器２用の基準時間発生回路である。
１８は基準時間発生回路１７からの基準時間と各増幅器
２のレーザ出力信号９の発生タイくングを比較検出する
時間差検出回路である。なお、第４図では増幅器３用の
同期制御回路は省略したが、構成等は増幅器２用のそれ
と同様である。
２のレーザ出力信号９の発生タイくングを比較検出する
時間差検出回路である。なお、第４図では増幅器３用の
同期制御回路は省略したが、構成等は増幅器２用のそれ
と同様である。
次に動作について説明する。
発振器１により発生したトリガ信号５によって同期制御
ユニット４内では比較基準信号Ｂを発生ずる。この時の
タイミングを第５図に示す。第５図Ａは発振器１からの
マスタートリガ信号５、ＢはＡによって発生ずる基準時
間発生回路１７で作られた信号、Ｃは増幅器２用の遅延
調整時間信号、Ｄは増幅器２用のトリガ信号８、Ｅは増
幅器２のレーザ出力信号９、Ｆは比較基準信号Ｂと増幅
器２のレーザ出力信号Ｅの時間差信号である。
ユニット４内では比較基準信号Ｂを発生ずる。この時の
タイミングを第５図に示す。第５図Ａは発振器１からの
マスタートリガ信号５、ＢはＡによって発生ずる基準時
間発生回路１７で作られた信号、Ｃは増幅器２用の遅延
調整時間信号、Ｄは増幅器２用のトリガ信号８、Ｅは増
幅器２のレーザ出力信号９、Ｆは比較基準信号Ｂと増幅
器２のレーザ出力信号Ｅの時間差信号である。
まず最初、遅延調整信号Ｃはある所定の値に設定されて
いる。マスタートリガ信号５が発生した時点から増幅器
２の高エネルギーレーザを発生させるための号イラＩ〜
ロン（図示せず）のトリガ信号りば遅延調整時間信号Ｃ
の時間］゛だけ遅れて人力され、増幅器２のサイラトロ
ンがＯＮして増幅器２にレーザ出力が発生し、発振の１
サイクルを終了する。次の発振サイクルでは比較基準信
号Ｂとレーザ出力信号Ｅとの時間差信号Ｆの時間Δ］゛
及び発生位相によって前記の遅延調整信号Ｃをレーザ出
力信号Ｅの発生タイミングが比較基準信号Ｂの立下りタ
イミングよりも早ければ遅延調整信号Ｃを八Ｔだけ増加
させ（第５図の場合）、また反対に比較基準信号Ｂの立
下りタイミングよりも遅ければ遅延調整信号をΔＴだけ
減少させ、増幅器２のレーザ出力信号Ｅと比較基準信号
Ｂの立下りタイミングと一致するように演算増幅回路１
６及び遅延時間発生回路１５で調整、制御し、増幅器２
のトリガ信号りを出す。発振器１及び増幅器３も増幅器
２と同様に発振器１からのトリガ信号Ａによって発生し
た比較基準信号Ｂの立下りタイミングと一致するように
発振器用トリガ信号６及び増幅器３用トリガ信号１１は
それぞれの遅延調整信号（図示せず）をそれぞれの同期
制御回路が調整、制御する。
いる。マスタートリガ信号５が発生した時点から増幅器
２の高エネルギーレーザを発生させるための号イラＩ〜
ロン（図示せず）のトリガ信号りば遅延調整時間信号Ｃ
の時間］゛だけ遅れて人力され、増幅器２のサイラトロ
ンがＯＮして増幅器２にレーザ出力が発生し、発振の１
サイクルを終了する。次の発振サイクルでは比較基準信
号Ｂとレーザ出力信号Ｅとの時間差信号Ｆの時間Δ］゛
及び発生位相によって前記の遅延調整信号Ｃをレーザ出
力信号Ｅの発生タイミングが比較基準信号Ｂの立下りタ
イミングよりも早ければ遅延調整信号Ｃを八Ｔだけ増加
させ（第５図の場合）、また反対に比較基準信号Ｂの立
下りタイミングよりも遅ければ遅延調整信号をΔＴだけ
減少させ、増幅器２のレーザ出力信号Ｅと比較基準信号
Ｂの立下りタイミングと一致するように演算増幅回路１
６及び遅延時間発生回路１５で調整、制御し、増幅器２
のトリガ信号りを出す。発振器１及び増幅器３も増幅器
２と同様に発振器１からのトリガ信号Ａによって発生し
た比較基準信号Ｂの立下りタイミングと一致するように
発振器用トリガ信号６及び増幅器３用トリガ信号１１は
それぞれの遅延調整信号（図示せず）をそれぞれの同期
制御回路が調整、制御する。
従来の同期制御方式での時間差検出はサイラトロンがＯ
Ｎした直後で行い、時間差信号が積分器等で電圧変換さ
れるため、サイラトロンのオン時のノイズ等の影響を大
きく受ＣＨＩ、微小な時間の時間差検出が困難となり、
各段のレーザ装置を最適なタイミングで同期させるのが
困難となる問題点があった。
Ｎした直後で行い、時間差信号が積分器等で電圧変換さ
れるため、サイラトロンのオン時のノイズ等の影響を大
きく受ＣＨＩ、微小な時間の時間差検出が困難となり、
各段のレーザ装置を最適なタイミングで同期させるのが
困難となる問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、高効率で安定して出力が得られるレーザ装置
を得ることを目的とする。
たもので、高効率で安定して出力が得られるレーザ装置
を得ることを目的とする。
この発明に係るレーザ装置は多段増幅されたレーザ装置
の出力にレーザパヮーセンザを設けるとともに、同装置
内の同期制御回路のレーザパワー出力検出回路内に遅延
回路を設けたものである。
の出力にレーザパヮーセンザを設けるとともに、同装置
内の同期制御回路のレーザパワー出力検出回路内に遅延
回路を設けたものである。
この発明におけるレーザ装置は多段増幅構成とした時、
各レーザ装置の時間差検出においては、各レーザ装置の
レーザ出力信号は遅延回路によって遅延され、ノイズの
ない時間帯で検出、処理される。
各レーザ装置の時間差検出においては、各レーザ装置の
レーザ出力信号は遅延回路によって遅延され、ノイズの
ない時間帯で検出、処理される。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による同期制御回路のブロ
ック図である。第１図において、５．８９は前述と同様
のものである。１９はＣＲ等の遅延素子で構成された遅
延回路であり、２０は前記の遅延回路内の遅延時間を補
正する遅延補正回路である。
ック図である。第１図において、５．８９は前述と同様
のものである。１９はＣＲ等の遅延素子で構成された遅
延回路であり、２０は前記の遅延回路内の遅延時間を補
正する遅延補正回路である。
第１図及び第２図を用いてその動作を説明する。
まず最初、増幅器２のトリガ信号はマスタートリガ信号
５ （第２図Ａ）によって基準時間発生回路１８では遅
延基準時間信号（第２図Ｂ）を発生ずる。遅延時間発生
回路１５では所定の遅延調整時間信号（第２図Ｃ）を発
生する。サイラトロン（図示せず）のトリガ信号８ （
第２図Ｄ）はマスタートリガ侶゛号５ （第２図Ａ）よ
り前記の遅延調整時間］゛、だけ遅れて出力され、サイ
ラトロンがオンしレーザ光が発生する。レーザパワーセ
ンザ１３で検出された信号は同期制御ユニット４内の遅
延回路１９に人力される。遅延回路１９では入力された
レーザ出力信号９はサイラトロンがオンしたことによる
ノイズの多い時間帯（第２図りのＴ２）を避けるため、
Ｔ３の時間遅延させ、時間差検出回路１８に送出される
。時間差検出回路１８では基準時間発生回路１７からの
信号（第２図Ｂの立下り）と前記遅延回路１９からの信
号（第２図Ｅ’ ）を比較し、時間差信号（第２図Ｆ）
を電圧に変換する（第２図Ｇ）。遅延補正回路２０では
遅延時間Ｔ３に相当する電圧で前記時間差信号（第２図
Ｇ）を補正し、真値を求める（第２図Ｈ）。演算増幅回
路１６では前記のＨなる信号をもとにして遅延調整時間
Ｔ１を調整、制御する。
５ （第２図Ａ）によって基準時間発生回路１８では遅
延基準時間信号（第２図Ｂ）を発生ずる。遅延時間発生
回路１５では所定の遅延調整時間信号（第２図Ｃ）を発
生する。サイラトロン（図示せず）のトリガ信号８ （
第２図Ｄ）はマスタートリガ侶゛号５ （第２図Ａ）よ
り前記の遅延調整時間］゛、だけ遅れて出力され、サイ
ラトロンがオンしレーザ光が発生する。レーザパワーセ
ンザ１３で検出された信号は同期制御ユニット４内の遅
延回路１９に人力される。遅延回路１９では入力された
レーザ出力信号９はサイラトロンがオンしたことによる
ノイズの多い時間帯（第２図りのＴ２）を避けるため、
Ｔ３の時間遅延させ、時間差検出回路１８に送出される
。時間差検出回路１８では基準時間発生回路１７からの
信号（第２図Ｂの立下り）と前記遅延回路１９からの信
号（第２図Ｅ’ ）を比較し、時間差信号（第２図Ｆ）
を電圧に変換する（第２図Ｇ）。遅延補正回路２０では
遅延時間Ｔ３に相当する電圧で前記時間差信号（第２図
Ｇ）を補正し、真値を求める（第２図Ｈ）。演算増幅回
路１６では前記のＨなる信号をもとにして遅延調整時間
Ｔ１を調整、制御する。
以下の動作は従来と同様である。
なお、上記実施例では遅延回路として抵抗とコンデンサ
を組み合わせた回路を用いたが、ロジック■Ｃ等で構成
しても同様の効果が得られる。さらに時間差検出回路と
遅延補正回路はアナログ回路で構成したが、デジタル回
路で構成しても同様の効果が得られる。
を組み合わせた回路を用いたが、ロジック■Ｃ等で構成
しても同様の効果が得られる。さらに時間差検出回路と
遅延補正回路はアナログ回路で構成したが、デジタル回
路で構成しても同様の効果が得られる。
また、上記実施例では制御ユニットを１台として複数台
のレーザ装置の制御を行う構成としたが、制御回路を各
レーザ装置内に設けても同様の効果が得られる。
のレーザ装置の制御を行う構成としたが、制御回路を各
レーザ装置内に設けても同様の効果が得られる。
以上のように、この発明によれば、多段構成時のレーザ
装置のレーザ出力信号を遅延させる回路を設けることに
より、サイラトロンのオン時のノイズの影響をなくする
ことができ、微小時間が精度よく検出でき、同期制御を
容易にし、常に最大効率が得られるレーザ装置を得るこ
とができる。
装置のレーザ出力信号を遅延させる回路を設けることに
より、サイラトロンのオン時のノイズの影響をなくする
ことができ、微小時間が精度よく検出でき、同期制御を
容易にし、常に最大効率が得られるレーザ装置を得るこ
とができる。
第１図はこの発明の一実施例のレーザ装置の同期制御回
路を示す図、第２図は第１図に示す回路の動作タイミン
グ図、第３図は多段増幅時のレーザ装置の構成図、第４
図は従来の同期制御回路を示す図、第５図は第４図に示
す回路の動作タイ１７７図である。 １は発振器、２，３は増幅器、４は同期制御ユニット、
５はマスタートリガ信号、８は増幅器２用のトリガ信号
、９は増幅器２からのレーザ出力信号、１５は遅延時間
発生回路、１６は演算増幅回路、１７は基準時間発生回
路、１８は時間差検出回路、１９は遅延回路、２０は遅
延補正回路である。 なお図中同一符号は同−又は相当部分を示す。
路を示す図、第２図は第１図に示す回路の動作タイミン
グ図、第３図は多段増幅時のレーザ装置の構成図、第４
図は従来の同期制御回路を示す図、第５図は第４図に示
す回路の動作タイ１７７図である。 １は発振器、２，３は増幅器、４は同期制御ユニット、
５はマスタートリガ信号、８は増幅器２用のトリガ信号
、９は増幅器２からのレーザ出力信号、１５は遅延時間
発生回路、１６は演算増幅回路、１７は基準時間発生回
路、１８は時間差検出回路、１９は遅延回路、２０は遅
延補正回路である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）レーザ室内に間隙を保って対向する２つの電極間
のガス空間に発生する無アークコンデンサ放電によって
励起される高エネルギーレーザ装置であって、大出力を
得るように多段増幅の構成とされたレーザ装置において
、 前記無アークコンデンサ放電を発生させるためのトリガ
回路及びレーザ出力を検出するレーザパワーセンサを同
期制御回路内に備え、かつ 上記同期制御回路内の前記レーザ装置のレーザ出力を検
出するレーザパワー検出回路内に遅延回路を備え、上記
レーザパワー検出出力が前記レーザ装置が発生するノイ
ズに影響されないようにしたことを特徴とするレーザ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167590A JPH03244173A (ja) | 1990-02-21 | 1990-02-21 | レーザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167590A JPH03244173A (ja) | 1990-02-21 | 1990-02-21 | レーザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03244173A true JPH03244173A (ja) | 1991-10-30 |
Family
ID=12614991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4167590A Pending JPH03244173A (ja) | 1990-02-21 | 1990-02-21 | レーザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03244173A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102176004A (zh) * | 2011-02-22 | 2011-09-07 | 南京理工大学 | 基于多通道时延估计的激光飞行时间测量装置及其方法 |
| CN110108916A (zh) * | 2019-05-27 | 2019-08-09 | 西安交通大学 | 一种具有多级数字延时功能的同步触发装置及触发方法 |
-
1990
- 1990-02-21 JP JP4167590A patent/JPH03244173A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102176004A (zh) * | 2011-02-22 | 2011-09-07 | 南京理工大学 | 基于多通道时延估计的激光飞行时间测量装置及其方法 |
| CN110108916A (zh) * | 2019-05-27 | 2019-08-09 | 西安交通大学 | 一种具有多级数字延时功能的同步触发装置及触发方法 |
| CN110108916B (zh) * | 2019-05-27 | 2021-03-16 | 西安交通大学 | 一种具有多级数字延时功能的同步触发装置及触发方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6940328B2 (en) | Methods and apparatus for duty cycle control | |
| US7474136B2 (en) | Use of multiple voltage controlled delay lines for precise alignment and duty cycle control of the data output of a DDR memory device | |
| KR100283635B1 (ko) | 데이타처리장치,반도체기억장치,및데이타처리방법 | |
| US20030117194A1 (en) | Delay locked loop circuit with duty cycle correction function | |
| CN100555845C (zh) | 用于校正放大设备中的信号失真的方法和设备 | |
| US20020084817A1 (en) | Duty cycle control loop | |
| JPH03244173A (ja) | レーザ装置 | |
| KR920020856A (ko) | 동기 클록 발생 회로 | |
| JPH04103240A (ja) | パターン同期回路 | |
| KR0158607B1 (ko) | 주파수 제어회로 | |
| JPH08221150A (ja) | クロック異常検出装置 | |
| JP2770358B2 (ja) | 多段注入同期パルス増幅器 | |
| JPH03215985A (ja) | レーザ装置 | |
| JPH02101788A (ja) | レーザ増幅器装置の励起制御装置 | |
| JPH02166918A (ja) | デイジタル位相調整回路 | |
| JP3080474B2 (ja) | Ｐｌｌ回路 | |
| JPH06180334A (ja) | 高周波電力検出回路 | |
| KR20020044191A (ko) | 클럭 동기화 장치의 듀티 보정 회로 | |
| JP2002111485A (ja) | デジタル位相比較器 | |
| JPH09200005A (ja) | デューティ補正回路およびこれを含む集積回路素子 | |
| JP2655841B2 (ja) | 同期信号発生装置 | |
| JPH05121945A (ja) | 振幅変調送信機 | |
| JP2656675B2 (ja) | 電圧制御発振回路 | |
| JPH05236655A (ja) | 位相制御回路 | |
| KR20140146868A (ko) | 듀티 비 검출 회로 및 이를 이용한 반도체 장치 |