JP2770358B2 - 多段注入同期パルス増幅器 - Google Patents
多段注入同期パルス増幅器Info
- Publication number
- JP2770358B2 JP2770358B2 JP63322335A JP32233588A JP2770358B2 JP 2770358 B2 JP2770358 B2 JP 2770358B2 JP 63322335 A JP63322335 A JP 63322335A JP 32233588 A JP32233588 A JP 32233588A JP 2770358 B2 JP2770358 B2 JP 2770358B2
- Authority
- JP
- Japan
- Prior art keywords
- injection
- pulse amplifier
- locked
- locked pulse
- bias current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Radar Systems Or Details Thereof (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は注入同期パルス増幅器に関し、特に注入同期
パルス増幅器をカスケード接続した多段注入同期パルス
増幅器に関する。
パルス増幅器をカスケード接続した多段注入同期パルス
増幅器に関する。
従来の多段注入同期パルス増幅器では、第３図および
第４図に示すように各注入同期パルス増幅器に同タイミ
ングでバイアス電流を流していた。
第４図に示すように各注入同期パルス増幅器に同タイミ
ングでバイアス電流を流していた。
第３図において、11〜1nは注入同期パルス増幅器、21
〜2nはバイアス回路を示す。
〜2nはバイアス回路を示す。
次に第４図のタイミングチャートを参照して回路の動
作を説明する。
作を説明する。
（ａ）はドライブ信号を示し、注入同期パルス増幅器
11に入力される。（ｂ）はパルス変調ゲートを示し、バ
イアス回路21、バイアス回路22,…、バイアス回路2nに
入力される。バイアス回路21はパルス変調ゲートに同期
して（ｃ）に示すようなバイアス電流D1を発生させる。
注入同期パルス増幅器11はバイアス電流D1が流れている
間増幅機能が作用し、さらに入力されたドライブ信号に
位相同期した信号（ｄ）を出力する。
11に入力される。（ｂ）はパルス変調ゲートを示し、バ
イアス回路21、バイアス回路22,…、バイアス回路2nに
入力される。バイアス回路21はパルス変調ゲートに同期
して（ｃ）に示すようなバイアス電流D1を発生させる。
注入同期パルス増幅器11はバイアス電流D1が流れている
間増幅機能が作用し、さらに入力されたドライブ信号に
位相同期した信号（ｄ）を出力する。
ここで、ｔは出力が入力と位相同期するまでの時間で
あり、一般に注入同期時間と呼ばれている。この時間に
含まれる信号は入力と非同期となっている。（ｅ）はパ
ルス変調ゲート（ｂ）に同期しバイアス回路22で発生す
るバイアス電流D2を示す。（ｆ）は注入同期パルス増幅
器11の出力を入力しバイアス電流D2を印加した時の注入
同期パルス増幅器12の出力を示す。このとき、注入同期
時間は前段の注入同期時間に注入同期パルス増幅器12の
注入同期時間が加わり、2tとなっている。第３段以降の
動作も同様であり、ｎ段カスケード接続した場合の出力
における注入同期時間は（ｈ）に示すようにntとなる。
あり、一般に注入同期時間と呼ばれている。この時間に
含まれる信号は入力と非同期となっている。（ｅ）はパ
ルス変調ゲート（ｂ）に同期しバイアス回路22で発生す
るバイアス電流D2を示す。（ｆ）は注入同期パルス増幅
器11の出力を入力しバイアス電流D2を印加した時の注入
同期パルス増幅器12の出力を示す。このとき、注入同期
時間は前段の注入同期時間に注入同期パルス増幅器12の
注入同期時間が加わり、2tとなっている。第３段以降の
動作も同様であり、ｎ段カスケード接続した場合の出力
における注入同期時間は（ｈ）に示すようにntとなる。
上述した従来の多段注入同期パルス増幅回路は、各注
入同期パルス増幅器に同タイミングでバイアス電流を供
給しているために注入同期時間が積算され、入力信号に
非同期な信号成分が増加するという欠点があった。
入同期パルス増幅器に同タイミングでバイアス電流を供
給しているために注入同期時間が積算され、入力信号に
非同期な信号成分が増加するという欠点があった。
この非同期な信号成分はレーダー装置等電波機器に応
用する場合、スプリアス放射となり電波法において問題
となるばかりでなく、特にレーダー装置においてはシス
テム基準信号に非同期な信号であるため、MTI（移動目
標表示装置）において消え残りとなって表示される。
用する場合、スプリアス放射となり電波法において問題
となるばかりでなく、特にレーダー装置においてはシス
テム基準信号に非同期な信号であるため、MTI（移動目
標表示装置）において消え残りとなって表示される。
本発明はこのような従来の問題点に鑑みなされたもの
で、その目的は注入同期時間の短い多段注入同期パルス
増幅器を提供することにある。
で、その目的は注入同期時間の短い多段注入同期パルス
増幅器を提供することにある。
前記目的を達成するため、本発明は注入同期パルス増
幅器をカスケード接続した多段注入同期パルス増幅器に
おいて、注入同期パルス増幅器にバイアス電流を供給す
るバイアス回路と、バイアス電流のON/OFFを制御するパ
ルス変調ゲートの立上がり・立下がりタイミングを補正
するタイミング補正回路とを有するものである。
幅器をカスケード接続した多段注入同期パルス増幅器に
おいて、注入同期パルス増幅器にバイアス電流を供給す
るバイアス回路と、バイアス電流のON/OFFを制御するパ
ルス変調ゲートの立上がり・立下がりタイミングを補正
するタイミング補正回路とを有するものである。
次に本発明について図面を参照して説明する。
第１図は本発明の実施例を示すブロック図である。
第１図において、11〜1nは注入同期パルス増幅器であ
り、ｎ段カスケード接続されている。21〜2nはバイアス
回路であり、注入同期パルス増幅器11〜1nにバイアス電
流D1〜Dnを供給する。31〜3nはタイミング補正回路であ
り、バイアス電流D1〜DnのOF/OFFを制御するパルス変調
ゲートの立上がり・立下がりタイミングを補正する。
り、ｎ段カスケード接続されている。21〜2nはバイアス
回路であり、注入同期パルス増幅器11〜1nにバイアス電
流D1〜Dnを供給する。31〜3nはタイミング補正回路であ
り、バイアス電流D1〜DnのOF/OFFを制御するパルス変調
ゲートの立上がり・立下がりタイミングを補正する。
第２図は第１図の実施例のタイミングチャートであ
る。
る。
（ａ）はドライブ信号を示し、注入同期パルス増幅器
11に入力される。（ｂ）はパルス変調ゲートを示し、タ
イミング補正回路21、タイミング補正回路32,…、タイ
ミング補正回路3nに入力される。（ｃ）はタイミング補
正回路31の出力である。（ｄ）はバイアス回路１の出力
のバイアス電流D1であり、タイミング補正回路から出力
されるパルス変調ゲートによりON/OFFを制御される。
11に入力される。（ｂ）はパルス変調ゲートを示し、タ
イミング補正回路21、タイミング補正回路32,…、タイ
ミング補正回路3nに入力される。（ｃ）はタイミング補
正回路31の出力である。（ｄ）はバイアス回路１の出力
のバイアス電流D1であり、タイミング補正回路から出力
されるパルス変調ゲートによりON/OFFを制御される。
（ｅ）はドライブ信号（ａ）に位相同期した注入同期
パルス増幅器11の出力でｔは注入同期時間である。
パルス増幅器11の出力でｔは注入同期時間である。
（ｆ）はタイミング補正回路32の出力であり、パルス
変調ゲートの立上がりタイミングをパルス変調ゲート
（ｂ）に対してｔだけ遅らせている。（ｇ）はタイミン
グ補正回路32の出力により制御されるバイアス回路12出
力のバイアス電流D2である。（ｈ）は注入同期パルス増
幅器11の出力に位相同期した注入同期パルス増幅器12の
出力であり、ｔは注入同期時間である。第３段以降の動
作も同様であり、最終段の第ｎ段において、（ｉ）はタ
イミング補正回路3nの出力、（ｊ）はバイアス電流Dn、
（ｋ）は注入同期パルス増幅器1nの出力を示す。（ｋ）
に示す通り、最終段出力における注入同期時間はｔとな
る。
変調ゲートの立上がりタイミングをパルス変調ゲート
（ｂ）に対してｔだけ遅らせている。（ｇ）はタイミン
グ補正回路32の出力により制御されるバイアス回路12出
力のバイアス電流D2である。（ｈ）は注入同期パルス増
幅器11の出力に位相同期した注入同期パルス増幅器12の
出力であり、ｔは注入同期時間である。第３段以降の動
作も同様であり、最終段の第ｎ段において、（ｉ）はタ
イミング補正回路3nの出力、（ｊ）はバイアス電流Dn、
（ｋ）は注入同期パルス増幅器1nの出力を示す。（ｋ）
に示す通り、最終段出力における注入同期時間はｔとな
る。
以上説明したように本発明は注入同期パルス増幅器を
カスケード接続した多段注入同期パルス増幅器におい
て、注入同期パルス増幅器にバイアス電流を供給するバ
イアス回路と、バイアス電流のON/OFFを制御するパルス
変調ゲートの立上がり・立下がりタイミングを補正する
タイミング補正回路を備え、各段の注入同期パルス増幅
器で発生した注入同期時間分だけ次段の注入同期パルス
増幅器を駆動するバイアス電流の立上がりタイミングを
遅延させることにより、最終段の出力における注入同期
時間を最小限に抑える効果がある。
カスケード接続した多段注入同期パルス増幅器におい
て、注入同期パルス増幅器にバイアス電流を供給するバ
イアス回路と、バイアス電流のON/OFFを制御するパルス
変調ゲートの立上がり・立下がりタイミングを補正する
タイミング補正回路を備え、各段の注入同期パルス増幅
器で発生した注入同期時間分だけ次段の注入同期パルス
増幅器を駆動するバイアス電流の立上がりタイミングを
遅延させることにより、最終段の出力における注入同期
時間を最小限に抑える効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の各部の波形を示すタイムチャート、第３図は従
来例を示すブロック図、第４図は第３図の各部の波形を
示すタイムチャートである。 11〜1n……注入同期パルス増幅器 21〜2n……バイアス回路 31〜3n……タイミング補正回路
第１図の各部の波形を示すタイムチャート、第３図は従
来例を示すブロック図、第４図は第３図の各部の波形を
示すタイムチャートである。 11〜1n……注入同期パルス増幅器 21〜2n……バイアス回路 31〜3n……タイミング補正回路
Claims (1)
- 【請求項１】注入同期パルス増幅器をカスケード接続し
た多段注入同期パルス増幅器において、注入同期パルス
増幅器にバイアス電流を供給するバイアス回路と、バイ
アス電流のON/OFFを制御するパルス変調ゲートの立上が
り・立下がりタイミングを補正するタイミング補正回路
とを有することを特徴とする多段注入同期パルス増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322335A JP2770358B2 (ja) | 1988-12-21 | 1988-12-21 | 多段注入同期パルス増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322335A JP2770358B2 (ja) | 1988-12-21 | 1988-12-21 | 多段注入同期パルス増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02166908A JPH02166908A (ja) | 1990-06-27 |
| JP2770358B2 true JP2770358B2 (ja) | 1998-07-02 |
Family
ID=18142497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63322335A Expired - Lifetime JP2770358B2 (ja) | 1988-12-21 | 1988-12-21 | 多段注入同期パルス増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770358B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004031603B4 (de) * | 2004-06-30 | 2008-04-17 | Eads Deutschland Gmbh | Verfahren zur Formung von Signalspektren und Schaltung zur Durchführung des Verfahrens |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62263706A (ja) * | 1986-05-01 | 1987-11-16 | テクトロニツクス・インコ−ポレイテツド | 差動遅延緩衝器 |
| JPS63269815A (ja) * | 1987-04-28 | 1988-11-08 | Nec Corp | 波形補正回路 |
-
1988
- 1988-12-21 JP JP63322335A patent/JP2770358B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62263706A (ja) * | 1986-05-01 | 1987-11-16 | テクトロニツクス・インコ−ポレイテツド | 差動遅延緩衝器 |
| JPS63269815A (ja) * | 1987-04-28 | 1988-11-08 | Nec Corp | 波形補正回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02166908A (ja) | 1990-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10063222B1 (en) | Dynamic control of edge shift for duty cycle correction | |
| US6963235B2 (en) | Delay locked loop circuit with duty cycle correction function | |
| US7285996B2 (en) | Delay-locked loop | |
| US6411145B1 (en) | Feedback control of clock duty cycle | |
| US5365190A (en) | Feed-forward digital phase and amplitude correction system | |
| JP2001352234A (ja) | デューティサイクル補正回路及び方法 | |
| US6456133B1 (en) | Duty cycle control loop | |
| JPS63290046A (ja) | パルス幅ひずみ補正回路 | |
| EP0317821A3 (en) | High resolution digital phase-lock loop circuit | |
| JP2770358B2 (ja) | 多段注入同期パルス増幅器 | |
| US5774079A (en) | Circuit arrangement for converting a serial data signal into a parallel data signal | |
| US6741107B2 (en) | Synchronous clock generator for integrated circuits | |
| US6282253B1 (en) | Post-filtered recirculating delay-locked loop and method for producing a clock signal | |
| JP3137709B2 (ja) | デジタル回路配置 | |
| JPH06164341A (ja) | プログラマブル位相補正装置 | |
| JPH10303712A (ja) | 遅延回路 | |
| JPS61187470A (ja) | 電荷結合素子駆動回路 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JPS62209976A (ja) | 映像信号直流安定化回路 | |
| JP2656675B2 (ja) | 電圧制御発振回路 | |
| JPH03244173A (ja) | レーザ装置 | |
| JPH10254400A (ja) | ドットクロック生成回路 | |
| JPH0267009A (ja) | 位相制御ループ回路 | |
| JP2000036728A (ja) | クロック生成回路及びクロック生成方法 | |
| JPS62257856A (ja) | レ−ザプリンタのビデオデ−タ同期化回路 |