JPH02166908A - 多段注入同期パルス増幅器 - Google Patents
多段注入同期パルス増幅器Info
- Publication number
- JPH02166908A JPH02166908A JP63322335A JP32233588A JPH02166908A JP H02166908 A JPH02166908 A JP H02166908A JP 63322335 A JP63322335 A JP 63322335A JP 32233588 A JP32233588 A JP 32233588A JP H02166908 A JPH02166908 A JP H02166908A
- Authority
- JP
- Japan
- Prior art keywords
- injection
- pulse amplifier
- locked
- timing
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title abstract 6
- 238000002347 injection Methods 0.000 abstract description 9
- 239000007924 injection Substances 0.000 abstract description 9
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Radar Systems Or Details Thereof (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は注入同期パルス増幅器に関し、特に注入同期パ
ルス増幅器をカスケード接続した多段注入同期パルス増
幅器に関する。
ルス増幅器をカスケード接続した多段注入同期パルス増
幅器に関する。
従来の多段注入同期パルス増幅器では、第３図および第
４図に示すように各注入同期パルス増幅器に同タイミン
グでバイアス電流を流していた。
４図に示すように各注入同期パルス増幅器に同タイミン
グでバイアス電流を流していた。
第３図において、１１〜１ｏは注入同期パルス増幅器、
２１．〜２ｏはバイアス回路を示す。
２１．〜２ｏはバイアス回路を示す。
次に第４図のタイミングチャートを参照して回路の動作
を説明する。
を説明する。
ｆａ）はドライブ信号を示し、注入同期パルス増幅器１
１に入力される。（ｂ）はパルス変調ゲートを示し、バ
イアス回路２１、バイアス回路２２・・、バイアス回路
２゜に入力される。バイアス回路２１はパルス変調ゲー
トに同期して（Ｃ）に示すようなバイアス電流Ｄ１を発
生させる。注入同期パルス増幅器１ はバイアス電流Ｄ
１が流れていす る間増幅機能が作用し、さらに入力されたドライブ信号
に位相同期した信号（ｄ）を出力する。
１に入力される。（ｂ）はパルス変調ゲートを示し、バ
イアス回路２１、バイアス回路２２・・、バイアス回路
２゜に入力される。バイアス回路２１はパルス変調ゲー
トに同期して（Ｃ）に示すようなバイアス電流Ｄ１を発
生させる。注入同期パルス増幅器１ はバイアス電流Ｄ
１が流れていす る間増幅機能が作用し、さらに入力されたドライブ信号
に位相同期した信号（ｄ）を出力する。
ここで、ｔは出力が入力と位相同期するまでの時間であ
り、一般に注入同期時間と呼ばれている。
り、一般に注入同期時間と呼ばれている。
この時間に含まれる信号は入力と非同期となっている。
（ｅ）はパルス変調ゲート（ｂ）に同期しバイアス回路
２ で発生ずるバイアス電流Ｄ２を示す。
２ で発生ずるバイアス電流Ｄ２を示す。
げ）は注入同期パルス増幅器１１の出力を入力しバイア
ス電流Ｄ２を印加した時の注入同期パルス増幅器１２の
出力を示す、このとき、注入同期時間は前段の注入同期
時間に注入同期パルス増幅器１２の注入同期時間が加わ
り、２ｔとなっている。
ス電流Ｄ２を印加した時の注入同期パルス増幅器１２の
出力を示す、このとき、注入同期時間は前段の注入同期
時間に注入同期パルス増幅器１２の注入同期時間が加わ
り、２ｔとなっている。
第３段以降の動作も同様であり、１段カスケード接続し
た場合の出力における注入同期時間は（ｈ）に示すよう
にｎｔとなる。
た場合の出力における注入同期時間は（ｈ）に示すよう
にｎｔとなる。
上述した従来の多段注入同期パルス増幅回路は、各注入
同期パルス増幅器に同タイミングでバイアス電流を供給
しているために注入同期時間が積算され、入力信号に非
同期な信号成分が増加するという欠点があった。
同期パルス増幅器に同タイミングでバイアス電流を供給
しているために注入同期時間が積算され、入力信号に非
同期な信号成分が増加するという欠点があった。
この非同期な信号成分はレーダー装置等電波機器に応用
する場合、スプリアス放射となり電波法において問題と
なるばかりでなく、特にレーダー装置においてはシステ
ム基準信号に非同期な信号であるため、ＭＴＩ（移動目
標表示装置）において消え残りとなって表示される。
する場合、スプリアス放射となり電波法において問題と
なるばかりでなく、特にレーダー装置においてはシステ
ム基準信号に非同期な信号であるため、ＭＴＩ（移動目
標表示装置）において消え残りとなって表示される。
本発明はこのような従来の問題点に鑑みなされたもので
、その目的は注入同期時間の短い多段注入同期パルス増
幅器を提供することにある。
、その目的は注入同期時間の短い多段注入同期パルス増
幅器を提供することにある。
前記目的を達成するため、本発明は注入同期パルス増幅
器をカスケード接続した多段注入同期パルス増幅器にお
いて、注入同期パルス増幅器にバイアス電流を供給する
バイアス回路と、バイアス電流のＯＮ１０ Ｆ Ｆを制
御するパルス変調ゲートの立上がり・立下がりタイミン
グを補正するタイミング補正回路とを有するものである
。
器をカスケード接続した多段注入同期パルス増幅器にお
いて、注入同期パルス増幅器にバイアス電流を供給する
バイアス回路と、バイアス電流のＯＮ１０ Ｆ Ｆを制
御するパルス変調ゲートの立上がり・立下がりタイミン
グを補正するタイミング補正回路とを有するものである
。
次に本発明について図面を参照して説明する。
第１図は本発明の実施例を示すブロック図である。
第１図において、１１〜１ｏは注入同期パルス増幅器で
あり、１段カスケード接続されている。
あり、１段カスケード接続されている。
２１〜２ｏはバイアス回路であり、注入同期パルス増幅
器１〜１ にバイアス電流Ｄ１〜Ｄｏをｎ 供給する。３．〜３ｎはタイミング補正回路であり、バ
イアス電流Ｄ１〜Ｄｏの０Ｎ／ＯＦＦを制御するパルス
変調ゲートの立上がり・立下がりタイミングを補正する
。
器１〜１ にバイアス電流Ｄ１〜Ｄｏをｎ 供給する。３．〜３ｎはタイミング補正回路であり、バ
イアス電流Ｄ１〜Ｄｏの０Ｎ／ＯＦＦを制御するパルス
変調ゲートの立上がり・立下がりタイミングを補正する
。
第２図は第１図の実施例のタイミングチャートである。
（ａ）はドライブ信号を示し、注入同期パルス増幅器１
１に入力される。（ｂ）はパルス変調ゲートを示し、タ
イミング補正回路３ 、タイミング補正回路３□、・・
・、タイミング補正回路３゜に入力される。（Ｃ）はタ
イミング補正回路３１の出力である。（ｄ）はバイアス
回路１の出力のバイアス電流Ｄ１であり、タイミング補
正回路から出力されるパルス変調ゲートによりＯＮ１０
Ｆ Ｆを制御される。
１に入力される。（ｂ）はパルス変調ゲートを示し、タ
イミング補正回路３ 、タイミング補正回路３□、・・
・、タイミング補正回路３゜に入力される。（Ｃ）はタ
イミング補正回路３１の出力である。（ｄ）はバイアス
回路１の出力のバイアス電流Ｄ１であり、タイミング補
正回路から出力されるパルス変調ゲートによりＯＮ１０
Ｆ Ｆを制御される。
（ｅ）はドライブ信号（ａ）に位相同期した注入同期パ
ルス増幅器１１の出力でｔは注入同期時間である。
ルス増幅器１１の出力でｔは注入同期時間である。
（ｆ）はタイミング補正回路３２の出力であり、パルス
変調ゲートの立上がりタイミングをパルス変調ゲート（
ｂ）に対してｔだけ遅らせている。（ｇ）はタイミング
補正回路３゜の出力により制御されるバイアス回路１□
出力のバイアス電流Ｄ２である。（ｈ）は注入同期パル
ス増幅器１１の出力に位相同期した注入同期パルス増幅
器１゜の出力であり、ｔは注入同期時間である。第３段
以降の動作も同様であり、最終段の第ｎ段において、（
ｉ）はタイミング補正回路３゜の出力、（ｊ）はバイア
ス電流り、 、（ｋ）は注入同期パルス増幅器１゜の出
力を示す。ｆｋ）に示す通り、最終段出力における注入
同期時間はＬとなる。
変調ゲートの立上がりタイミングをパルス変調ゲート（
ｂ）に対してｔだけ遅らせている。（ｇ）はタイミング
補正回路３゜の出力により制御されるバイアス回路１□
出力のバイアス電流Ｄ２である。（ｈ）は注入同期パル
ス増幅器１１の出力に位相同期した注入同期パルス増幅
器１゜の出力であり、ｔは注入同期時間である。第３段
以降の動作も同様であり、最終段の第ｎ段において、（
ｉ）はタイミング補正回路３゜の出力、（ｊ）はバイア
ス電流り、 、（ｋ）は注入同期パルス増幅器１゜の出
力を示す。ｆｋ）に示す通り、最終段出力における注入
同期時間はＬとなる。
以上説明したように本発明は注入同期パルス増幅器をカ
スケード接続した多段注入同期パルス増幅器において、
注入同期パルス増幅器にバイアス電流を供給するバイア
ス回路と、バイアス電流のＯＮ１０ Ｆ Ｆを制御する
パルス変調ゲートの立上がり・立下がりタイミングを補
正するタイミング補正回路を備え、各段の注入同期パル
ス増幅器で発生した注入同期時間分だけ次段の注入同期
パルス増幅器を駆動するバイアス電流の立上がりタイミ
ングを遅延させることにより、最終段の出力における注
入同期時間を最小限に抑える効果がある。
スケード接続した多段注入同期パルス増幅器において、
注入同期パルス増幅器にバイアス電流を供給するバイア
ス回路と、バイアス電流のＯＮ１０ Ｆ Ｆを制御する
パルス変調ゲートの立上がり・立下がりタイミングを補
正するタイミング補正回路を備え、各段の注入同期パル
ス増幅器で発生した注入同期時間分だけ次段の注入同期
パルス増幅器を駆動するバイアス電流の立上がりタイミ
ングを遅延させることにより、最終段の出力における注
入同期時間を最小限に抑える効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の各部の波形を示すタイムチャート、第３図は従
来例を示すブロック図、第４図は第３図の各部の波形を
示すタイムチャートである。 １１〜１ｏ・・・注入同期パルス増幅器２１〜２ｎ・・
・バイアス回路 ３１〜３ｏ・・・タイミング補正回路 第２図
第１図の各部の波形を示すタイムチャート、第３図は従
来例を示すブロック図、第４図は第３図の各部の波形を
示すタイムチャートである。 １１〜１ｏ・・・注入同期パルス増幅器２１〜２ｎ・・
・バイアス回路 ３１〜３ｏ・・・タイミング補正回路 第２図
Claims (1)
- （１）注入同期パルス増幅器をカスケード接続した多段
注入同期パルス増幅器において、注入同期パルス増幅器
にバイアス電流を供給するバイアス回路と、バイアス電
流のＯＮ／ＯＦＦを制御するパルス変調ゲートの立上が
り・立下がりタイミングを補正するタイミング補正回路
とを有することを特徴とする多段注入同期パルス増幅器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322335A JP2770358B2 (ja) | 1988-12-21 | 1988-12-21 | 多段注入同期パルス増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63322335A JP2770358B2 (ja) | 1988-12-21 | 1988-12-21 | 多段注入同期パルス増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02166908A true JPH02166908A (ja) | 1990-06-27 |
| JP2770358B2 JP2770358B2 (ja) | 1998-07-02 |
Family
ID=18142497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63322335A Expired - Lifetime JP2770358B2 (ja) | 1988-12-21 | 1988-12-21 | 多段注入同期パルス増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770358B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1612937A1 (de) * | 2004-06-30 | 2006-01-04 | EADS Deutschland GmbH | Verfahren zur Formung von Signalspektren |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62263706A (ja) * | 1986-05-01 | 1987-11-16 | テクトロニツクス・インコ−ポレイテツド | 差動遅延緩衝器 |
| JPS63269815A (ja) * | 1987-04-28 | 1988-11-08 | Nec Corp | 波形補正回路 |
-
1988
- 1988-12-21 JP JP63322335A patent/JP2770358B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62263706A (ja) * | 1986-05-01 | 1987-11-16 | テクトロニツクス・インコ−ポレイテツド | 差動遅延緩衝器 |
| JPS63269815A (ja) * | 1987-04-28 | 1988-11-08 | Nec Corp | 波形補正回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1612937A1 (de) * | 2004-06-30 | 2006-01-04 | EADS Deutschland GmbH | Verfahren zur Formung von Signalspektren |
| US7545220B2 (en) | 2004-06-30 | 2009-06-09 | Eads Deutschland Gmbh | Method for shaping signal pulses |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2770358B2 (ja) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10063222B1 (en) | Dynamic control of edge shift for duty cycle correction | |
| US6426660B1 (en) | Duty-cycle correction circuit | |
| US6853225B2 (en) | Delay locked loop circuit with duty cycle correction function | |
| JP2745869B2 (ja) | 可変クロック分周回路 | |
| US10965280B2 (en) | Delay circuit, clock control circuit and control method | |
| JP2001352234A (ja) | デューティサイクル補正回路及び方法 | |
| US7212055B2 (en) | Open-loop digital duty cycle correction circuit without DLL | |
| US4034309A (en) | Apparatus and method for phase synchronization | |
| US5774079A (en) | Circuit arrangement for converting a serial data signal into a parallel data signal | |
| EP0924861B1 (en) | Recirculating delay-locked loop and method of operation | |
| JPH02166908A (ja) | 多段注入同期パルス増幅器 | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| JPH0793593B2 (ja) | パルス波形整形器および整形方法 | |
| JPH03163908A (ja) | クロツク信号遅延回路 | |
| US5196804A (en) | Phase detectors | |
| GB1223585A (en) | Bit synchronisation in p.c.m. systems | |
| JP2657118B2 (ja) | 映像／音声切換装置 | |
| JP3369746B2 (ja) | 分周回路 | |
| JPH10303712A (ja) | 遅延回路 | |
| JPH03131124A (ja) | オーディオ再生回路 | |
| JPH04335777A (ja) | エッジ急峻化回路 | |
| JPH06164341A (ja) | プログラマブル位相補正装置 | |
| JPS62257856A (ja) | レ−ザプリンタのビデオデ−タ同期化回路 | |
| JP2755291B2 (ja) | スラスタ制御回路 | |
| JPH06152345A (ja) | ロジック回路 |