JP2755291B2 - スラスタ制御回路 - Google Patents
スラスタ制御回路Info
- Publication number
- JP2755291B2 JP2755291B2 JP8060701A JP6070196A JP2755291B2 JP 2755291 B2 JP2755291 B2 JP 2755291B2 JP 8060701 A JP8060701 A JP 8060701A JP 6070196 A JP6070196 A JP 6070196A JP 2755291 B2 JP2755291 B2 JP 2755291B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- thruster
- multiplexer
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Position, Course, Altitude, Or Attitude Of Moving Bodies (AREA)
Description
スタ制御回路に関し、特に噴射遅れ補償回路を持つスラ
スタ制御回路に関する。
上がり特性が、その動作時間によって変動する場合があ
る。例えばコールドガスをバッテリ駆動のスラスタで噴
射させる場合、噴射回数が多くなるにつれて立ち上がり
は遅くなる。この遅れが制御精度上無視できない場合に
は、噴射の立ち上がり遅れをスラスタ内に設けた圧力セ
ンサによって検出し、スラスタ開の信号をその分早める
補正を行う。この補償回路のブロック図を図3に、タイ
ミング図を図4に示す。次にこの回路の動作の詳細を述
べる。基準パルス発生回路1では、スラスタ開のタイミ
ングよりTBだけ早く立ち上がる基準パルス6を発生す
る。TBは立ち上がり遅れの最大時間以上に設定する。
次に補償パルス発生回路2では基準パルス6に対し、T
An だけ遅れた補償パルスを発生させる。TAn は、前
回の噴射より得られた時間である。補償パルス7は、ス
ラスタドライバ3を動作させ、補償パルス7からさらに
TDn だけ遅れてスラスタの圧力が立ち上がる。圧力セ
ンサ5は、この立ち上がりタイミングを圧力センサ出力
8として補償パルス発生回路2に出力する。補償パルス
発生回路ではTAn+1 を次の式により計算する。
程度に同じ場合には、これにより常に噴射の立ち上がり
を目標のタイミングに一致させることが可能となる。
償パルス発生回路に図5に示すような構成が採用されて
いる。基準パルス6がダウンカウンタ22に入力される
と、ダウンカウンタは、TAn から0までダウンカウン
トし、0でカウント0信号12を出力する。アップカウ
ンタ23は、カウント0信号が入力すると、圧力センサ
出力8が入力されるまでカウントアップを行う。この出
力がTDn となり、減算器21でTB−TDn の計算が
行われて次回の噴射のためのTAn+1 が準備される。補
償パルス生成回路24は、カウント0信号12が入力し
てから基準パルス6が入力するまでの間補償パルス7を
出力する。
としては、特開平4−143199号公報、特開昭64
−52599号公報、特開昭62−283100号公
報、特開昭62−59199号公報及び特開昭61−5
7500号公報を挙げることができる。
御回路は、2組のカウンタと減算器を持っているため、
回路規模が大きくなる問題点があった。
御回路の欠点を改良し、簡素な手段を採用して、回路規
模の小型化を図るものである。
決するため、噴射遅れ補償回路を持つスラスタ制御回路
において、シーケンサとマルチプレクサを使用すること
により、回路規模を小型化し、前記シーケンサはダウン
カウンタにカウンタロード信号を出力し、前記ダウンカ
ウンタは前記マルチプレクサの出力を前記ダウンカウン
タにロードするスラスタ制御回路を手段として採用す
る。また、本発明は、前記スラスタ制御回路において、
シーケンサとマルチプレクサを使用することにより、回
路規模を小型化し、前記シーケンサはコントロール信号
により前記マルチプレクサの出力を立ち上がり遅れの最
大時間以上に設定された時間に応じた出力又はカウンタ
出力に切り替えるスラスタ制御回路を手段として採用す
る。
図面を参照して説明する。
形態例を示すブロック図とタイミング図である。シーケ
ンサ27は、ダウンカウンタ26にカウンタロード信号
13を出力する。これにより、ダウンカウンタ26は、
マルチプレクサ出力15をカウンタにロードする。ま
た、シーケンサ27は、マルチプレクサコントロール信
号14を出力し、マルチプレクサ25は、マルチプレク
サ出力15をTB9に応じた出力又はカウンタ出力16
に切り替える。
基準パルス6がシーケンサ27に入力される前は、シー
ケンサ27は、ダウンカウンタ26にカウンタロード信
号13を出力し、一方マルチプレクサコントロール信号
14により、マルチプレクサ出力15をダウンカウンタ
26の出力に切り替える。この状態ではダウンカウンタ
26の値は、TAを保っている。基準パルス6がシーケ
ンサ27に入力されると、シーケンサ27は、カウンタ
ロード信号13の出力を停止する。これにより、ダウン
カウンタ26は、ダウンカウントを始め、0になったと
ころでカウント0信号17を出力する。カウンタ0信号
17がシーケンサ27に入力されると、シーケンサ27
は、補償パルス7を出力し、同時にカウンタロード信号
13とマルチプレクサコントロール信号14により、ダ
ウンカウンタ26にTBをロードした上でダウンカウン
トを始める。その後圧力センサ出力8がシーケンサ27
に入力したところで、シーケンサ27は、カウンタロー
ド信号13を出力してマルチプレクサ出力15をダウン
カウンタ出力とし、ダウンカウンタ26の値を保持す
る。この保持された値はTB−TDn 、すなわち、TA
n+1 となり、次回の噴射で使用される。
スタ制御回路は、シーケンサとマルチプレクサによりカ
ウンタ動作を噴射中に変更するようにしたため、一組の
カウンタと減算器を削減することができる。シーケンサ
回路・マルチプレクサは、カウンタ・減算器と比較して
回路規模が十分小さいので、全体の回路では規模を小型
化する効果を奏する。
型化を図った補償パルス発生回路のブロック図である。
図である。
路を説明するブロック図である。
ミング図である。
図である。
Claims (2)
- 【請求項1】 噴射遅れ補償回路を持つスラスタ制御回
路において、シーケンサとマルチプレクサを使用するこ
とにより、回路規模を小型化し、前記シーケンサはダウ
ンカウンタにカウンタロード信号を出力し、前記ダウン
カウンタは前記マルチプレクサの出力を前記ダウンカウ
ンタにロードすることを特徴とするスラスタ制御回路。 - 【請求項2】 噴射遅れ補償回路を持つスラスタ制御回
路において、シーケンサとマルチプレクサを使用するこ
とにより、回路規模を小型化し、前記シーケンサはコン
トロール信号により前記マルチプレクサの出力を立ち上
がり遅れの最大時間以上に設定された時間に応じた出力
又はカウンタ出力に切り替えることを特徴とするスラス
タ制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8060701A JP2755291B2 (ja) | 1996-03-18 | 1996-03-18 | スラスタ制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8060701A JP2755291B2 (ja) | 1996-03-18 | 1996-03-18 | スラスタ制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09250398A JPH09250398A (ja) | 1997-09-22 |
JP2755291B2 true JP2755291B2 (ja) | 1998-05-20 |
Family
ID=13149866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8060701A Expired - Lifetime JP2755291B2 (ja) | 1996-03-18 | 1996-03-18 | スラスタ制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2755291B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6357398A (ja) * | 1986-08-28 | 1988-03-12 | 三菱電機株式会社 | 人工衛星の姿勢軌道制御装置 |
-
1996
- 1996-03-18 JP JP8060701A patent/JP2755291B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09250398A (ja) | 1997-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4719375A (en) | High resolution digital delay timer | |
EP0534129B1 (en) | Interface circuit for data transfer | |
JP2755291B2 (ja) | スラスタ制御回路 | |
EP0393716B1 (en) | Delay circuit | |
KR920020856A (ko) | 동기 클록 발생 회로 | |
US5303279A (en) | Timer circuit | |
AU654769B2 (en) | Trigger signal generating circuit | |
JPH08160922A (ja) | 液晶表示装置 | |
US7281025B2 (en) | Triggered DDS pulse generator architecture | |
KR100271655B1 (ko) | 듀티 싸이클 보정 회로 | |
EP1724923B1 (en) | Signal generation | |
JP3281818B2 (ja) | 可変遅延線回路 | |
JPH06232699A (ja) | パルス発生装置 | |
KR960035396A (ko) | 컬러신호 샘플링방법 | |
KR0131431Y1 (ko) | 신호 디바운스회로 | |
US20090072895A1 (en) | Signal processing with interference compensation | |
KR20020083080A (ko) | 프로그래머블 펄스폭 변조 회로 | |
JPH075701Y2 (ja) | トリガ検出回路 | |
KR970029339A (ko) | 비디오 레코더의 동기 제어 신호를 발생시키는 방법 및 회로 | |
JPS62257856A (ja) | レ−ザプリンタのビデオデ−タ同期化回路 | |
JPH06177722A (ja) | 広範囲遅延生成回路 | |
JPH04255171A (ja) | 基準信号作成回路 | |
JPH066193A (ja) | パルス幅変調回路 | |
JPH06217232A (ja) | 予測形振幅制限装置 | |
JPH0145251B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980204 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100306 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100306 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110306 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110306 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 16 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |