JPH0267009A - 位相制御ループ回路 - Google Patents
位相制御ループ回路Info
- Publication number
- JPH0267009A JPH0267009A JP63219375A JP21937588A JPH0267009A JP H0267009 A JPH0267009 A JP H0267009A JP 63219375 A JP63219375 A JP 63219375A JP 21937588 A JP21937588 A JP 21937588A JP H0267009 A JPH0267009 A JP H0267009A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- circuit
- reference signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101000634404 Datura stramonium Tropinone reductase 1 Proteins 0.000 description 1
- 101000848007 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Thioredoxin-1 Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、無線機等に使用される位相制御ループ回路に
関する。
関する。
従来の位相制御ループ回路は、第４図の回路図に示すよ
うに、入力端子１がらの基準信号と入力端子２からの電
圧制御発振器１６を分周器１５で分周して得られた位相
比較信号とを入力し、出力端子３，４から位相の遅れ進
みの信号を出力する位相比較回路８と、Ｐ型ＭＯＳトラ
ンジスタＴＲ１、Ｎ型ＭＯＳトランジスタＴＲ２、コン
デンサ１３を有するチャージポンプ回路９とを備え、チ
ャージポンプ回路９の出力端子５の出力を低域ろ波器１
４Ａ経由電圧制御発振器１６に帰環することにより構成
している。今、位相比較信号が基準信号に対して遅れ位
相の時の信号波形を第５図の波形説明図に示し、進み位
相の時の信号波形を第６図の波形説明図に示す。なお、
位相比較信号と基準信号が同相の場合の信号レベルを第
５図、第６図のＡ、Ｂ、Ｃの一点鎖線により示している
。
うに、入力端子１がらの基準信号と入力端子２からの電
圧制御発振器１６を分周器１５で分周して得られた位相
比較信号とを入力し、出力端子３，４から位相の遅れ進
みの信号を出力する位相比較回路８と、Ｐ型ＭＯＳトラ
ンジスタＴＲ１、Ｎ型ＭＯＳトランジスタＴＲ２、コン
デンサ１３を有するチャージポンプ回路９とを備え、チ
ャージポンプ回路９の出力端子５の出力を低域ろ波器１
４Ａ経由電圧制御発振器１６に帰環することにより構成
している。今、位相比較信号が基準信号に対して遅れ位
相の時の信号波形を第５図の波形説明図に示し、進み位
相の時の信号波形を第６図の波形説明図に示す。なお、
位相比較信号と基準信号が同相の場合の信号レベルを第
５図、第６図のＡ、Ｂ、Ｃの一点鎖線により示している
。
第５図において、入力端子２の位相比較信号が入力端子
１の基準信号に対して遅れ位相の時には、出力端子３に
遅れ位相差分のパルス幅りをもつ出力信号′″０°°を
出力し、出力端子４の出力信号はパ０”の値を保持する
。つぎに、第６図において、出力端子２の位相比較信号
が入力端子１の基準信号に対して進み位相の時には、出
力端子３に進み位相差分のパルス幅Ｄ′をもつ出力信号
゛１“を出力し、かつ、出力端子４の出力信号は” １
”となる。なお、基準信号と位相比較信号が同相の場
合における出力端子３，４の信号は、第５．６図のＢ、
Ｃに示すように、それぞれ、“１”、”Ｏ”の値となる
。これらの出力端子３．４の位相差分出力信号は、チャ
ージポンプ回路９に入力され、遅れ位相の時には、コン
デンサ１３に充電するようにＰ型ＭＯＳトランジスタＴ
Ｒ１がオンとなり、進み位相の時には、逆にＮ型ＭＯＳ
トランジスタＴＲ２がオンとなり放電するように動作す
る。また、位相比較信号が同相の場合には、Ｐ型、Ｎ型
ＭＯＳトランジスタＴＲ４ＴＲ２は、ともにオフとなり
、チャージポンプ回路９の出力は、前の電圧が保持され
るように動作する。
１の基準信号に対して遅れ位相の時には、出力端子３に
遅れ位相差分のパルス幅りをもつ出力信号′″０°°を
出力し、出力端子４の出力信号はパ０”の値を保持する
。つぎに、第６図において、出力端子２の位相比較信号
が入力端子１の基準信号に対して進み位相の時には、出
力端子３に進み位相差分のパルス幅Ｄ′をもつ出力信号
゛１“を出力し、かつ、出力端子４の出力信号は” １
”となる。なお、基準信号と位相比較信号が同相の場
合における出力端子３，４の信号は、第５．６図のＢ、
Ｃに示すように、それぞれ、“１”、”Ｏ”の値となる
。これらの出力端子３．４の位相差分出力信号は、チャ
ージポンプ回路９に入力され、遅れ位相の時には、コン
デンサ１３に充電するようにＰ型ＭＯＳトランジスタＴ
Ｒ１がオンとなり、進み位相の時には、逆にＮ型ＭＯＳ
トランジスタＴＲ２がオンとなり放電するように動作す
る。また、位相比較信号が同相の場合には、Ｐ型、Ｎ型
ＭＯＳトランジスタＴＲ４ＴＲ２は、ともにオフとなり
、チャージポンプ回路９の出力は、前の電圧が保持され
るように動作する。
しかしながら、上述した従来の位相制御ループ回路は位
相制御ループが同期して安定になるまでには、第５図お
よび第６図に図示する出力端子５の信号波形のように位
相比較信号のパルス周期の周波数成分を多く含んだ電圧
が電圧制御発振器に加えられるため、電圧制御発振器の
発振搬送波ｆＣにこのパルス周期の不要側帯波を発生す
る欠点があった。第７図の説明図は、この不要側帯波の
スペクトラムを示しており、位相比較信号の周期の周波
数ｆＲだけ離れた不要側帯波が時間とともに次第に少な
くなっていく状態を示す。
相制御ループが同期して安定になるまでには、第５図お
よび第６図に図示する出力端子５の信号波形のように位
相比較信号のパルス周期の周波数成分を多く含んだ電圧
が電圧制御発振器に加えられるため、電圧制御発振器の
発振搬送波ｆＣにこのパルス周期の不要側帯波を発生す
る欠点があった。第７図の説明図は、この不要側帯波の
スペクトラムを示しており、位相比較信号の周期の周波
数ｆＲだけ離れた不要側帯波が時間とともに次第に少な
くなっていく状態を示す。
また、これらの不要側帯波を除去するために位相比較器
の出力に低域ろ波器１４Ａを挿入する方法があるが、カ
ットオフ周波数が低い低域ろ波器を設けることは、位相
制御ループの利得を下げる欠点がある。
の出力に低域ろ波器１４Ａを挿入する方法があるが、カ
ットオフ周波数が低い低域ろ波器を設けることは、位相
制御ループの利得を下げる欠点がある。
本発明の目的は、位相制御ループ回路により、電圧制御
発振器の搬送波が同期するまでの間に発生する不要側帯
波を抑えることができる位相制御ループ回路を提供する
ことにある。
発振器の搬送波が同期するまでの間に発生する不要側帯
波を抑えることができる位相制御ループ回路を提供する
ことにある。
本発明の位相制御ループ回路は、電圧制御発振器で得ら
れた発振信号と外部からの基準信号とを入力し前記基準
信号に対する前記発振信号の位相遅れまたは位相進みに
対応する第１のパルス信号を出力する位相比較回路と、
前記第１のパルス信号を入力して前記発振信号の位相を
補正する補正電圧を出力するチャージポンプ回路と、前
記補正電圧に含まれる不要波を除去した電圧を前記電圧
制御発振器に帰環する低域ろ波器とを備えた位相制御ル
ープ回路において、 前記基準信号の一部を入力して前記基準信号の周波数よ
り定められた周波数だけ高い第２のパルス信号を出力す
るてい倍回路と、前記位相比較回路と前記チャージポン
プ回路との間に前記第１のパルス信号を入力している間
のみ前記第２のパルス信号を出力するゲート回路とを備
えている。
れた発振信号と外部からの基準信号とを入力し前記基準
信号に対する前記発振信号の位相遅れまたは位相進みに
対応する第１のパルス信号を出力する位相比較回路と、
前記第１のパルス信号を入力して前記発振信号の位相を
補正する補正電圧を出力するチャージポンプ回路と、前
記補正電圧に含まれる不要波を除去した電圧を前記電圧
制御発振器に帰環する低域ろ波器とを備えた位相制御ル
ープ回路において、 前記基準信号の一部を入力して前記基準信号の周波数よ
り定められた周波数だけ高い第２のパルス信号を出力す
るてい倍回路と、前記位相比較回路と前記チャージポン
プ回路との間に前記第１のパルス信号を入力している間
のみ前記第２のパルス信号を出力するゲート回路とを備
えている。
次に、図面を参照して本発明を説明する。
第１図は、本発明の一実施例を示す回路図である。本実
施例は、第４図に示す従来例の位相比較回路８、チャー
ジポンプ回路９および電圧制御発振器１６に、入力端子
１から分岐した基準信号をてい倍するてい倍回路１２、
位相比較回路８の出力端子３，４およびてい倍回路１２
の出力端子１２Ａの各出力を入力するゲート回路１０を
追加し、さらに、従来例の低域ろ波器１４よりカットオ
フ周波数の高い低域ろ波器１１から構成されている。
施例は、第４図に示す従来例の位相比較回路８、チャー
ジポンプ回路９および電圧制御発振器１６に、入力端子
１から分岐した基準信号をてい倍するてい倍回路１２、
位相比較回路８の出力端子３，４およびてい倍回路１２
の出力端子１２Ａの各出力を入力するゲート回路１０を
追加し、さらに、従来例の低域ろ波器１４よりカットオ
フ周波数の高い低域ろ波器１１から構成されている。
第１図において、位相比較回路８の入力端子１には、基
準信号を加える。てい倍回路１２は入力端子１から入力
された基準信号をてい倍し前記基単信号周期の例えば１
／６のパルス信号（周波数では６倍高い）を出力する。
準信号を加える。てい倍回路１２は入力端子１から入力
された基準信号をてい倍し前記基単信号周期の例えば１
／６のパルス信号（周波数では６倍高い）を出力する。
入力端子２には、電圧制御発振器１６を分周器１５で分
周した位相比較信号を加える。
周した位相比較信号を加える。
今、位相比較信号が遅れ位相の場合、ゲート回路１０の
２つの入力信号に対する出力信号は第２図の波形説明図
に示すように、出力端子３からの入力信号のパルス幅り
が°°０°′の間のみてい倍回路１２の信号が出力端子
６に出力される。一方、出力端子７には“′０″のパル
ス幅の間のみオンとなり、コンデンサ１３に十Ｖの電圧
をチャージする。したがって、出力端子５には従来例の
出力端子５における出力型、圧の周波数ｆＲより周波数
の高い出力波形が得られる。一方、位相比較信号が進み
位相の場合には、第３図に示すように、出力端子３の信
号のパルス幅Ｄ′が°“１′”の信号が出力される。こ
のように出力端子５の信号波形に含まれるｆＲの周波数
を高くすることにより、出力端子５の出力側にカットオ
フ周波数の高い低域ろ波器１１を設は最終的に不要側帯
波の除去が可能となる。
２つの入力信号に対する出力信号は第２図の波形説明図
に示すように、出力端子３からの入力信号のパルス幅り
が°°０°′の間のみてい倍回路１２の信号が出力端子
６に出力される。一方、出力端子７には“′０″のパル
ス幅の間のみオンとなり、コンデンサ１３に十Ｖの電圧
をチャージする。したがって、出力端子５には従来例の
出力端子５における出力型、圧の周波数ｆＲより周波数
の高い出力波形が得られる。一方、位相比較信号が進み
位相の場合には、第３図に示すように、出力端子３の信
号のパルス幅Ｄ′が°“１′”の信号が出力される。こ
のように出力端子５の信号波形に含まれるｆＲの周波数
を高くすることにより、出力端子５の出力側にカットオ
フ周波数の高い低域ろ波器１１を設は最終的に不要側帯
波の除去が可能となる。
以上説明したように本発明は、位相制御ループ回路を用
いることにより、電圧制御発振器の搬送波の位相が同期
して安定になるまでの間に発生する不要側帯波成分を抑
える効果がある。
いることにより、電圧制御発振器の搬送波の位相が同期
して安定になるまでの間に発生する不要側帯波成分を抑
える効果がある。
第１図は本発明の一実施例の回路図、第２図。
６図は従来例の波形説明図、第７図は従来例の不要側帯
波の説明図である。 １．２・・・入力端子、３，４，５，６，７，１２Ａ・
・・出力端子、８・・・位相比較回路、９・・・チャー
ジポンプ回路、１０・・・ゲート回路、１１・・・低域
ろ破棄、１２・・・てい倍回路、１４・・・低域ろ波器
、１５・・・分周器、１６・・・電圧制御発振器、ＴＲ
Ｉ・・・Ｐ型ＭＯＳトランジスタ、ＴＲ２・・・Ｎ型Ｍ
ＯＳトランジスタ。
波の説明図である。 １．２・・・入力端子、３，４，５，６，７，１２Ａ・
・・出力端子、８・・・位相比較回路、９・・・チャー
ジポンプ回路、１０・・・ゲート回路、１１・・・低域
ろ破棄、１２・・・てい倍回路、１４・・・低域ろ波器
、１５・・・分周器、１６・・・電圧制御発振器、ＴＲ
Ｉ・・・Ｐ型ＭＯＳトランジスタ、ＴＲ２・・・Ｎ型Ｍ
ＯＳトランジスタ。
Claims (1)
- 【特許請求の範囲】 電圧制御発振器で得られた発振信号と外部からの基準信
号とを入力し前記基準信号に対する前記発振信号の位相
遅れまたは位相進みに対応する第１のパルス信号を出力
する位相比較回路と、前記第１のパルス信号を入力して
前記発振信号の位相を補正する補正電圧を出力するチャ
ージポンプ回路と、前記補正電圧に含まれる不要波を除
去した電圧を前記電圧制御発振器に帰環する低域ろ波器
とを備えた位相制御ループ回路において、 前記基準信号の一部を入力して前記基準信号の周波数よ
り定められた周波数だけ高い第２のパルス信号を出力す
るてい倍回路と、前記位相比較回路と前記チャージポン
プ回路との間に前記第１のパルス信号を入力している間
のみ前記第２のパルス信号を出力するゲート回路とを備
えたことを特徴とする位相制御ループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63219375A JPH0267009A (ja) | 1988-08-31 | 1988-08-31 | 位相制御ループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63219375A JPH0267009A (ja) | 1988-08-31 | 1988-08-31 | 位相制御ループ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0267009A true JPH0267009A (ja) | 1990-03-07 |
Family
ID=16734433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63219375A Pending JPH0267009A (ja) | 1988-08-31 | 1988-08-31 | 位相制御ループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0267009A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5772806A (en) * | 1994-10-06 | 1998-06-30 | Bridgestone Corporation | Pneumatic tires |
| US5964267A (en) * | 1994-05-10 | 1999-10-12 | Uniroyal Englebert Reifen Gmbh | Tread configuration |
-
1988
- 1988-08-31 JP JP63219375A patent/JPH0267009A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5964267A (en) * | 1994-05-10 | 1999-10-12 | Uniroyal Englebert Reifen Gmbh | Tread configuration |
| US5772806A (en) * | 1994-10-06 | 1998-06-30 | Bridgestone Corporation | Pneumatic tires |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6859081B2 (en) | Duty cycle correction circuit and delay locked loop having the same | |
| US8610508B2 (en) | Injection-locked oscillator | |
| US5789947A (en) | Phase comparator | |
| KR100360403B1 (ko) | 듀티 싸이클 보정회로 및 방법 | |
| US6295328B1 (en) | Frequency multiplier using delayed lock loop (DLL) | |
| TW510084B (en) | Frequency synthesis circuit | |
| US6049233A (en) | Phase detection apparatus | |
| US20040232955A1 (en) | Clock multiplier | |
| JP4674306B2 (ja) | 分数分割電荷補償手段を有する周波数シンセサイザ | |
| US5757216A (en) | Electronic device using phase synchronous circuit | |
| US9853650B1 (en) | Method and apparatus of frequency synthesis | |
| JPS6256689B2 (ja) | ||
| US20190165790A1 (en) | Frequency divider and a transceiver including the same | |
| US6842056B1 (en) | Cascaded phase-locked loops | |
| JPH0267009A (ja) | 位相制御ループ回路 | |
| KR20030084168A (ko) | 듀티 정정을 기반으로 하는 주파수 체배기 | |
| KR20080024892A (ko) | 전압 제어 발진기의 출력 클럭으로 동작하는 스위치드커패시터 네트워크를 이용한 위상 고정 루프 및 제어방법 | |
| US20090206893A1 (en) | Charge pump circuit and pll circuit | |
| EP3624344B1 (en) | Pll circuit | |
| JPH0496428A (ja) | 無線装置 | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| JP3348728B2 (ja) | 水平偏向回路 | |
| JPH0443716A (ja) | 周波数逓倍回路 | |
| JP2006186576A (ja) | 位相同期ループ形周波数シンセサイザ | |
| JPS59207746A (ja) | 安定した固定周波数を発生する回路装置 |