JPH03240836A - 大容量記憶装置の論理シミュレーション方法 - Google Patents

大容量記憶装置の論理シミュレーション方法

Info

Publication number
JPH03240836A
JPH03240836A JP2037862A JP3786290A JPH03240836A JP H03240836 A JPH03240836 A JP H03240836A JP 2037862 A JP2037862 A JP 2037862A JP 3786290 A JP3786290 A JP 3786290A JP H03240836 A JPH03240836 A JP H03240836A
Authority
JP
Japan
Prior art keywords
area
test program
logical simulation
computer
capacity storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2037862A
Other languages
English (en)
Inventor
Naoto Fukuda
直人 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2037862A priority Critical patent/JPH03240836A/ja
Publication of JPH03240836A publication Critical patent/JPH03240836A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 5概要〕 大容量記憶装置を持つ計算機の論理シミュレーション方
法に関し、 大容量の記憶装置を持つ計算機を論理シミニレ−ジョン
する隙に、試験プログラムが必要とする最小限の先頭領
域および最終領域を確保し、効率的に論理シミュレーシ
ョンを行うことを目的とし、大容量記憶装置の先!If
il域および最終領域について試験プログラムが必要と
する領域分だけ連続して確保した後、試験プログラムを
この先頭領域にロードして実行し、これに続く先頭領域
の部分および最終領域を使用して計算機の論理シミュレ
ーションを行う、ように構成する。
〔産業上の利用分野〕
本発明は、大容量記憶装置を持つ計31Ellの論理シ
ミュレーション方法に関するものである。近年、計算機
を使用し、より大容量の計算機を論理シミュレーション
することが行われている。この際、メモリ容量を必要最
小限にして論理シミュレーションすることが望まれてい
る。
〔従来の技術と発明が解決しようとする課題〕従来、大
容量の記憶装置を持つ計算機を論理シミュレーションす
る場合、前記記憶装置の全領域を確保し、試験プログラ
ムによってシミュレーションするようにしていた。しか
し、論理シミュレーションを行う場合、大容量の記憶’
AHの全ての領域を常に使用するとは限らず、論理シミ
ュレーションに必要とする領域をはるかに越えたN域を
確保してしまい、メモリ資源を多量に消費し、コスト高
になると共にマルチユーザによる計算機使用を困難にす
るという問題があった。
本発明は、大容量の記憶装置を持つ計算機を論理シミュ
レーノヨンする際に、試験プログラムが必要とする最小
限の先頭領域および最終領域を確保し、効率的に論理シ
ミュレーションを行うことを目的としている。
r課題を解決する手段〕 第1図を参照して課題を解決する手段を説明する。
第1図において、論理シミュレータ1は、試験プログラ
ムによって試験対象の計算機を論理的にシミュレートす
るものである。
先頭領域2ば、大容量記憶装置の先頭の連続する領域で
ある。
最終領域3は、大容量記憶装置の最終の連続する領域で
ある。
〔作用〕
本発明は、第1図に示すように、大容量記憶装置の先頭
領域2および最終領域3Lこついて試験プログラムが必
要とする領域骨だけ連続して確保した後、試験プログラ
ムをこの先頭領域2L−ロードして実行し、これに続く
先頭領域2の部分および最終領域3を使用して計xI!
の論理シミュレーションを行うようにしている。
従って、大容量の記憶装置を持つ計算機を論理シミュレ
ーションする際に、試験プログラムが必要とする最小限
の先頭領域および最$!領域を確保することにより、効
率的に論理シミュレーションを行うことが可能となる。
〔実施例〕
次に、第1図から第3図を用いて本発明の1実施例の構
成および動作を順次詳細に説明する。
第1図(イ)において、試験対象の計:JEallは、
論理シミュレータlが試験対象とする計算機であって、
試験プログラムをロードするコード領112、作業用の
バッファ領域(1)13、バッファ領域(2)14から
なる領域を使用して動作するものである。本実施例は、
コード領@12およびバッファ領域(1) 13を第1
図(ロ)論理シミュレータ1の連続する先頭if!52
として催保し、バッファ領域偉114を最終領域3とし
て確保している。
第1図(ロ)において、論理シミュレータ1は、試験プ
ログラムによって計算機を論理的にシミュレートするも
のであって、先頭領域2および最終領域3をfI!保し
、第1図(イン試験対象の計算機11を論理的にシミュ
レーションするものである。
この論理シミュレータ1は、試験対象の計算al11と
同一のアーキテクチャを持っている。
先頭領域2は、大容量記憶装置の先頭の連続する領域で
あって、試験プログラムのコードをロードするコード領
域、および作業用のバッファ8[(11からなる連続し
た領域である。
最終wIJ!!3は、大容量記憶装置の最終の連続する
領域であって、作業用のバッファ(2)として連続した
領域である。
未確保領域4は、論理シミュレータlが使用しないとし
て確保しない領域である。
次に、第2図フローチャートに示す順序に従い、第1図
構成の動作を詳細に説明する。
第2図において、■は、論理シミュレータを起動する。
これは、オペレータが第1図(ロ)論理シミュレータ1
を起動する。
■は、構成を決定する。これは、論理シミュレータIを
使用して試験プログラムを実行するときに、当該試験プ
ログラムが必要とする主記憶装置上の領域が予め判明し
ているので、この構成決定の部分で第1図(ロ)に示す
先頭領域のサイズ、最終領域のサイズなどの構成をオペ
レータなどに指定させる。
@ば、先頭領域(コード領域、バッファ領域(1))の
確保を、前記@で決定された構成に基づいて行う。
[株]は、最終領域(バ・7フア領域(2))の確保を
、前記@で決定された構成に基づいて行う。
これら@、@、[有]によって、第1図(ロ)に示すよ
うに、試験プログラムが必要とする先頭WJMt(コー
ド領域、バッファ領域(1)) 2および最終領域(バ
ッファ領域(2))3を確保する。未確保領域4は、確
保しな(でも、試験プログラムが当該未確保Wi域4を
使用しないので、見掛は上、先頭領域から最終領域3ま
で連続して確保したように見せかけることができる。
[相]は、試験プログラムを先頭領域2のコード領域に
外部記憶装置からロードする。
[相]は、■でロードした試験プログラムを実行する。
以上の処理によって、論理シミュレータlによっで試験
対象の計算1allの論理シミュレート、例えば第3図
論理シミュレートを実行する。
第3図は、本発明に係る論理シミュレート例を示す。
第3図において、[相]は、転送元アドレスとして(!
終−16B(バイト))、転送先アドレスとしてl0Q
OHとし、256Bブロツク転送する命令を発行する。
これは、論理シミュレータ1のコード領域にロードした
試験プログラムが、第1図(ロ)に示すように、バッフ
ァ領域(2)のアドレス(最終−16B)から256バ
イト分のデータをブロック転送し、バッファ領域(1)
のアドレス1000Hから書き込む命令を発行する。
Oは、16M領域からはみ出し、拡張Wi域を転送した
場合、16M(16メガバイト)アーキテクチャのとき
はエラーと判定しく6) 、2G (2ギガバイト)ア
ーキテクチャのときはOK(正常)と判定する([相]
)。
@は、ラップアラウンドしてO(零)番地の内容を転送
した場合、16MアーキテクチャのときはOK(正常)
と判定しく@)、2Gアーキテクチヤのときはエラーと
判定する。
r発明の効果〕 以上説明したように、本発明によれば、大容量の記憶装
置を持つ計算機を論理シミュレーションする際に、試験
プログラムが必要とする先Wi領域2および最終領域3
を連続して確保する構成を採用しているため、必要な領
域のみを確保して効率的に論理シミュレーションを行う
ことができる。
特に、マルチユーザによる計″jltI!使用を可能と
し、計算機の開発効率の向上を図ることができる。
【図面の簡単な説明】
第1図は本発明の1実施例構成図、第2図は本発明の動
作説明フローチャート、第3図は本発明に係る論理シミ
ュレート例を示す。 図中、■は論理シミュレータ、2二よ先頭領域、3は最
終領域、4:ま未確保領域、11は試験対象の計算機を
表す。

Claims (1)

  1. 【特許請求の範囲】 大容量記憶装置を持つ計算機の論理シミュレーション方
    法において、 大容量記憶装置の先頭(2)および最終領域(3)につ
    いて試験プログラムが必要とする領域分だけ連続して確
    保した後、試験プログラムをこの先頭領域(2)にロー
    ドして実行し、これに続く先頭領域(2)の部分および
    最終領域(3)を使用して計算機の論理シミュレーショ
    ンを行うように構成したことを特徴とする大容量記憶装
    置の論理シミュレーション方法。
JP2037862A 1990-02-19 1990-02-19 大容量記憶装置の論理シミュレーション方法 Pending JPH03240836A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2037862A JPH03240836A (ja) 1990-02-19 1990-02-19 大容量記憶装置の論理シミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2037862A JPH03240836A (ja) 1990-02-19 1990-02-19 大容量記憶装置の論理シミュレーション方法

Publications (1)

Publication Number Publication Date
JPH03240836A true JPH03240836A (ja) 1991-10-28

Family

ID=12509355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2037862A Pending JPH03240836A (ja) 1990-02-19 1990-02-19 大容量記憶装置の論理シミュレーション方法

Country Status (1)

Country Link
JP (1) JPH03240836A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08287113A (ja) * 1995-04-14 1996-11-01 Nec Corp シミュレーションモデル作成方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08287113A (ja) * 1995-04-14 1996-11-01 Nec Corp シミュレーションモデル作成方式

Similar Documents

Publication Publication Date Title
US5974512A (en) System for saving and restoring contents of a plurality of registers
JPH03240836A (ja) 大容量記憶装置の論理シミュレーション方法
JPH01145770A (ja) ベクトル処理装置
JPS6376028A (ja) 仮想計算機システムにおける命令ステツプ実行制御方式
JP2527038B2 (ja) 拡張記憶転送制御方式
JPS59123936A (ja) 移動制御方式
JPS5842487B2 (ja) プログラムのロ−デイング方式
JPH05173933A (ja) ダイレクトメモリアクセス転送方式
JPH09114661A (ja) レジスタ制御装置
JPS60142429A (ja) 仮想計算機システムのi/o実行方法および装置
JPH01300352A (ja) ダンプ領域指示制御方式
JPS5954091A (ja) 電子計算機
JPS59144955A (ja) 情報処理装置
JP2961781B2 (ja) データ処理装置
JPH022440A (ja) ファイル転送方式
JP2845746B2 (ja) マイクロプログラム制御装置
JPH06324919A (ja) 性能評価方法
JP2682746B2 (ja) 仮想計算機システム
JPS617976A (ja) ベクトル演算処理装置
JPS59153247A (ja) デバツグ装置
JPS59114657A (ja) マイクロコンピユ−タのメモリ用インタ−フエイス回路
JPS60241135A (ja) アドレス生成方式
JPS59106017A (ja) 入出力制御装置の制御メモリの内容を検査する方法
JPS62143150A (ja) プログラムの実行制御方式
JPH01266642A (ja) メモリ制御装置