JPH03240259A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH03240259A JPH03240259A JP2036189A JP3618990A JPH03240259A JP H03240259 A JPH03240259 A JP H03240259A JP 2036189 A JP2036189 A JP 2036189A JP 3618990 A JP3618990 A JP 3618990A JP H03240259 A JPH03240259 A JP H03240259A
- Authority
- JP
- Japan
- Prior art keywords
- stud
- ceramic substrate
- substrate
- semiconductor package
- thermal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000000919 ceramic Substances 0.000 claims abstract description 39
- 238000005219 brazing Methods 0.000 claims abstract description 20
- 230000008646 thermal stress Effects 0.000 claims abstract description 17
- 230000017525 heat dissipation Effects 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 28
- 229910052802 copper Inorganic materials 0.000 abstract description 19
- 239000010949 copper Substances 0.000 abstract description 19
- 239000000463 material Substances 0.000 abstract description 9
- 239000011889 copper foil Substances 0.000 abstract description 8
- 229910045601 alloy Inorganic materials 0.000 abstract description 4
- 239000000956 alloy Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000945 filler Substances 0.000 abstract 1
- 229910001080 W alloy Inorganic materials 0.000 description 11
- 230000035882 stress Effects 0.000 description 5
- 238000001816 cooling Methods 0.000 description 3
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4924—Bases or plates or solder therefor characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
- Y10T428/12611—Oxide-containing component
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［１ｉ業上の利用分野］
この発明は、半導体パッケージ、特に、スタッドタイプ
の半導体パッケージに関するものである。
の半導体パッケージに関するものである。
［従来の技術］
第２図は従来のスタッドタイプの半導体バラゲージを示
す概略側面図であり、図において、銅スタッド（１）は
、後述する半導体素子の熱を放熱する放熱部材の役目を
果たし、ヒートシンク部（図示しない）へねじ止めされ
固定されている。セラミックス基板（２〉は、その上部
に半導体素子（図示しない）を搭載し、金属細線（図示
しない〉で半導体素子を配線するためにバターニングさ
れている。このセラミックス基板（２）は、銅スタッド
（１）の上部に設けられた首部く３）上にロウ材（４〉
例えばＡｇＣｕ合金等により固着されている。
す概略側面図であり、図において、銅スタッド（１）は
、後述する半導体素子の熱を放熱する放熱部材の役目を
果たし、ヒートシンク部（図示しない）へねじ止めされ
固定されている。セラミックス基板（２〉は、その上部
に半導体素子（図示しない）を搭載し、金属細線（図示
しない〉で半導体素子を配線するためにバターニングさ
れている。このセラミックス基板（２）は、銅スタッド
（１）の上部に設けられた首部く３）上にロウ材（４〉
例えばＡｇＣｕ合金等により固着されている。
従来の半導体バラゲージは上述したように構成され、首
部（３）は熱伝導性の良い銅等が使用され、銅スタッド
（１）と共に一体成形される。セラミックス基板（２）
は例えばベリリアあるいはアルミナ等で造られており、
半導体素子や金属細線を上部にボンディングするために
、任意にバターニングされている。
部（３）は熱伝導性の良い銅等が使用され、銅スタッド
（１）と共に一体成形される。セラミックス基板（２）
は例えばベリリアあるいはアルミナ等で造られており、
半導体素子や金属細線を上部にボンディングするために
、任意にバターニングされている。
［発明が解決しようとする課題］
上述したような半導体パッケージでは、熱膨張係数が大
きく異なる銅スタッド（１）（熱膨張係数： １７Ｘ、
１０−’／’Ｃ）とセラミックス基板（２〉（熱膨張係
数： ７．６ Ｘ １０−’／”Ｃ）とをロウ付けして
ｙ：ｒ；’、・従・て、銅スタッド〈１）及びセラミッ
クス、セラミックス基板（２）に大きな圧縮力を生じ、
銅スタッド（１〉との接合面からクラックが発生したり
、七゛ラミックス基板（２）内に内部熱応力が残存し、
この内部熱応力が通常の作動温度においてマイクロクラ
ックとなり、クラックの発生に至るという問題点があっ
た。
きく異なる銅スタッド（１）（熱膨張係数： １７Ｘ、
１０−’／’Ｃ）とセラミックス基板（２〉（熱膨張係
数： ７．６ Ｘ １０−’／”Ｃ）とをロウ付けして
ｙ：ｒ；’、・従・て、銅スタッド〈１）及びセラミッ
クス、セラミックス基板（２）に大きな圧縮力を生じ、
銅スタッド（１〉との接合面からクラックが発生したり
、七゛ラミックス基板（２）内に内部熱応力が残存し、
この内部熱応力が通常の作動温度においてマイクロクラ
ックとなり、クラックの発生に至るという問題点があっ
た。
この発明は、このような問題点を解決するためになされ
たちの゛で、ロウ付は時の加熱、冷′却において、セラ
ミックス基板に大きな熱応力が発生しない半導体パッケ
ージを得ることを目的とする。
たちの゛で、ロウ付は時の加熱、冷′却において、セラ
ミックス基板に大きな熱応力が発生しない半導体パッケ
ージを得ることを目的とする。
［課題を解決するための手段］
この発明に係る半導体パッケージは、銅スタッドとセラ
ミックス基板との間に、銅スタッドとセラミックス基板
との中間程度の熱膨張係数をもちセラミックス基板に発
生する熱応力を軽減する第１の部材と、セラミックス基
板が熱応力により変形するのを防止する第２の部材とを
それぞれロウ材により固着したものである。
ミックス基板との間に、銅スタッドとセラミックス基板
との中間程度の熱膨張係数をもちセラミックス基板に発
生する熱応力を軽減する第１の部材と、セラミックス基
板が熱応力により変形するのを防止する第２の部材とを
それぞれロウ材により固着したものである。
［作 用］
この発明においては、銅スタッドの首部に第１の部材と
して例えばＣｕ−Ｗ合金を用いることにより、ロウ付は
後の冷却時にセラミックス基板に発生する圧縮応力を軽
減させることができ、さらに、銅スタッドとＣｕ−Ｗ合
金との組み合わせで生じるバイメタル変形を柔軟な第２
の部材例えば銅箔により緩衝させ、セラミックス基板に
ストレスを加えることなくロウ付けを行うことができる
。
して例えばＣｕ−Ｗ合金を用いることにより、ロウ付は
後の冷却時にセラミックス基板に発生する圧縮応力を軽
減させることができ、さらに、銅スタッドとＣｕ−Ｗ合
金との組み合わせで生じるバイメタル変形を柔軟な第２
の部材例えば銅箔により緩衝させ、セラミックス基板に
ストレスを加えることなくロウ付けを行うことができる
。
［実施例コ
第１図はこの発明の一実施例による半導体パッケージを
示す概略側面図であり、図において、（１〉及び（２）
は第２図に示した従来の半導体パッケージにおけるもの
と同一である。銅スタッド（１）の首部（５）には、ロ
ウ付けの際にセラミックス基板〈２〉に生じる熱応力特
に圧縮応力を軽減する第１の部材、例えばＣｕ−Ｗ合金
（６）がロウ材（４ａ〉により固着されている。このＣ
ｕ−Ｗ合金（６〉上には、セラミックス基板（２）がバ
イメタル効果に基づく熱応力により変形するのを防止す
る第２０部材例えば銅箔（７）がロウ材（４ｂ）により
固着されている。銅箔（７）とセラミックス基板（２）
とは、ロウ材（４ｃ）により固着される。
示す概略側面図であり、図において、（１〉及び（２）
は第２図に示した従来の半導体パッケージにおけるもの
と同一である。銅スタッド（１）の首部（５）には、ロ
ウ付けの際にセラミックス基板〈２〉に生じる熱応力特
に圧縮応力を軽減する第１の部材、例えばＣｕ−Ｗ合金
（６）がロウ材（４ａ〉により固着されている。このＣ
ｕ−Ｗ合金（６〉上には、セラミックス基板（２）がバ
イメタル効果に基づく熱応力により変形するのを防止す
る第２０部材例えば銅箔（７）がロウ材（４ｂ）により
固着されている。銅箔（７）とセラミックス基板（２）
とは、ロウ材（４ｃ）により固着される。
上述したように構成された半導体パッケージにおいて、
ロウ付けの際の加熱状態では、各部材は加熱されている
ので熱応力による変形はそれほど問題”とならないが、
ロウ付は後に各部材を冷却する際にバイメタル効果、す
なわち銅スタッド（１）と’Ｃｕ−Ｗ合金（６）との熱
膨張係数の差によりバイメタルのようにそりを生じ、こ
のそりによってセラミックス基板（２〉にクラックを生
じる。そこで、このような銅スタッド（１）及びＣｕ−
Ｗ合金（６）の変形がセラミックス基板（２）に及ぶの
を防止するために、柔軟な第２の部材として鋼箔（７）
をＣｕ−Ｗ合金〈６〉とセラミックス基板（２）との間
に設ける。
ロウ付けの際の加熱状態では、各部材は加熱されている
ので熱応力による変形はそれほど問題”とならないが、
ロウ付は後に各部材を冷却する際にバイメタル効果、す
なわち銅スタッド（１）と’Ｃｕ−Ｗ合金（６）との熱
膨張係数の差によりバイメタルのようにそりを生じ、こ
のそりによってセラミックス基板（２〉にクラックを生
じる。そこで、このような銅スタッド（１）及びＣｕ−
Ｗ合金（６）の変形がセラミックス基板（２）に及ぶの
を防止するために、柔軟な第２の部材として鋼箔（７）
をＣｕ−Ｗ合金〈６〉とセラミックス基板（２）との間
に設ける。
このように、銅スタッド（１）の首部（５）の材料とし
て、銅スタッド（１）とセラミックス基板（２）との中
間の熱膨張係数を有するＣｕ−Ｗ合金（６）を使用する
ことで、ロウ付は一冷却プロフィールでのセラミックス
基板（２）に発生する圧縮応力を軽減することができる
。また、銅スタッド（１）とＣｕ−Ｗ合金（６）とで生
じるバイメタル作用による微小変形が、′硬くて脆いセ
ラミックス基板（２）に及んで割れが生じるのを防ぐた
めに、柔軟な銅箔（７）をセラミックス基板（２〉の下
面に介在させることによって、上記変形を緩衝させるこ
とができる。
て、銅スタッド（１）とセラミックス基板（２）との中
間の熱膨張係数を有するＣｕ−Ｗ合金（６）を使用する
ことで、ロウ付は一冷却プロフィールでのセラミックス
基板（２）に発生する圧縮応力を軽減することができる
。また、銅スタッド（１）とＣｕ−Ｗ合金（６）とで生
じるバイメタル作用による微小変形が、′硬くて脆いセ
ラミックス基板（２）に及んで割れが生じるのを防ぐた
めに、柔軟な銅箔（７）をセラミックス基板（２〉の下
面に介在させることによって、上記変形を緩衝させるこ
とができる。
なお、上述した実施例では、銅スタッド（１）とセラミ
ックス基板（２）との中間の熱膨張係数を有する第１の
部材としてＣｕ−Ｗ合金を使用した場合について示した
が、他の部材例えばＣｕ−Ｍｏ合金であってもよい、ま
た、セラミックス基板（２）の変形を緩衝させる柔軟材
である第２の部材として銅箔を例にとって説明したが、
金箔あるいはアルミニウム箔等の部材を使用してもよい
、なお、半導体パッケージに使用する半導体素子として
は、パワートランジスタ等が好適に使用できる。
ックス基板（２）との中間の熱膨張係数を有する第１の
部材としてＣｕ−Ｗ合金を使用した場合について示した
が、他の部材例えばＣｕ−Ｍｏ合金であってもよい、ま
た、セラミックス基板（２）の変形を緩衝させる柔軟材
である第２の部材として銅箔を例にとって説明したが、
金箔あるいはアルミニウム箔等の部材を使用してもよい
、なお、半導体パッケージに使用する半導体素子として
は、パワートランジスタ等が好適に使用できる。
［発明の効果］
この発明は、以上説明したとおり、半導体素子を上部に
載置したセラミックス基板及び放熱部材をロウ付けによ
り固着した半導体パッケージであって、これらセラミッ
クス基板と放熱部材との間に、上記放熱部材に隣接して
固着され、ロウ付けの際に上記セラミックス基板に発生
する熱応力を軽減する第１の部材と、この第１の部材と
上記セラミックス基板との間に固着され、上記セラミッ
クス基板が上記熱応力により変形するのを防止する第２
の部材とを設けたので、ロウ付は作業においてセラミッ
クス基板に発生する熱応力を低く抑えることができ、ク
ラックの発生がなく信頼性の高いスタッドタイプの半導
体パッケージが得られるという効果を奏する。
載置したセラミックス基板及び放熱部材をロウ付けによ
り固着した半導体パッケージであって、これらセラミッ
クス基板と放熱部材との間に、上記放熱部材に隣接して
固着され、ロウ付けの際に上記セラミックス基板に発生
する熱応力を軽減する第１の部材と、この第１の部材と
上記セラミックス基板との間に固着され、上記セラミッ
クス基板が上記熱応力により変形するのを防止する第２
の部材とを設けたので、ロウ付は作業においてセラミッ
クス基板に発生する熱応力を低く抑えることができ、ク
ラックの発生がなく信頼性の高いスタッドタイプの半導
体パッケージが得られるという効果を奏する。
第１図はこの発明の一実施例による半導体パッケージを
示す概略側面図、第２図は従来の半導体パッケージを示
す概略側面図である。 図において、（１）は銅スタッド、（２）はセラミック
ス基板、（４ａ）、（４ｂ〉、（４ｃ）はロウ材、（５
〉は首部、（６〉はＣｕ−Ｗ合金、（７）は銅箔である
。 なお、各図中、同一符号は同一または相当部分を示す。
示す概略側面図、第２図は従来の半導体パッケージを示
す概略側面図である。 図において、（１）は銅スタッド、（２）はセラミック
ス基板、（４ａ）、（４ｂ〉、（４ｃ）はロウ材、（５
〉は首部、（６〉はＣｕ−Ｗ合金、（７）は銅箔である
。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 半導体素子を上部に載置したセラミックス基板及び放
熱部材をロウ付けにより固着した半導体パッケージであ
って、これらセラミックス基板と放熱部材との間に、上
記放熱部材に隣接して固着され、ロウ付けの際に上記セ
ラミックス基板に発生する熱応力を軽減する第１の部材
と、この第１の部材と上記セラミックス基板との間に固
着され、上記セラミックス基板が上記熱応力により変形
するのを防止する第２の部材とを設けたことを特徴とす
る半導体パッケージ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2036189A JPH03240259A (ja) | 1990-02-19 | 1990-02-19 | 半導体パッケージ |
| GB9016856A GB2241110B (en) | 1990-02-19 | 1990-08-01 | Semiconductor package |
| US07/584,092 US5068156A (en) | 1990-02-19 | 1990-09-18 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2036189A JPH03240259A (ja) | 1990-02-19 | 1990-02-19 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03240259A true JPH03240259A (ja) | 1991-10-25 |
Family
ID=12462781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2036189A Pending JPH03240259A (ja) | 1990-02-19 | 1990-02-19 | 半導体パッケージ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5068156A (ja) |
| JP (1) | JPH03240259A (ja) |
| GB (1) | GB2241110B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100962610B1 (ko) * | 2008-03-17 | 2010-06-11 | 주식회사 티지솔라 | 열처리 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373651A (ja) * | 1986-09-17 | 1988-04-04 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB894255A (en) * | 1957-05-02 | 1962-04-18 | Sarkes Tarzian | Semiconductor devices and method of manufacturing them |
| BE577086A (ja) * | 1958-04-03 | 1900-01-01 | ||
| US3159462A (en) * | 1962-09-24 | 1964-12-01 | Int Rectifier Corp | Semiconductor and secured metal base and method of making the same |
| US3600144A (en) * | 1969-06-05 | 1971-08-17 | Westinghouse Electric Corp | Low melting point brazing alloy |
| US3597658A (en) * | 1969-11-26 | 1971-08-03 | Rca Corp | High current semiconductor device employing a zinc-coated aluminum substrate |
| US4078711A (en) * | 1977-04-14 | 1978-03-14 | Rockwell International Corporation | Metallurgical method for die attaching silicon on sapphire devices to obtain heat resistant bond |
| GB2051474B (en) * | 1979-06-19 | 1984-04-26 | Aei Semiconductors Ltd | Mounting arrangements for electrical components |
| SE449507B (sv) * | 1983-05-20 | 1987-05-04 | Oxy Tuben Ab | Sekerhetsanordning vid lans for gasskerning |
| EP0243498B1 (en) * | 1985-10-26 | 1992-03-04 | MITSUI TOATSU CHEMICALS, Inc. | Strippable coating film, and coating process using it |
| DE3610288A1 (de) * | 1986-03-26 | 1987-10-01 | Bbc Brown Boveri & Cie | Leistungshalbleitermodul |
-
1990
- 1990-02-19 JP JP2036189A patent/JPH03240259A/ja active Pending
- 1990-08-01 GB GB9016856A patent/GB2241110B/en not_active Expired - Fee Related
- 1990-09-18 US US07/584,092 patent/US5068156A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373651A (ja) * | 1986-09-17 | 1988-04-04 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5068156A (en) | 1991-11-26 |
| GB2241110B (en) | 1993-12-15 |
| GB2241110A (en) | 1991-08-21 |
| GB9016856D0 (en) | 1990-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2007007602A1 (ja) | 放熱装置およびパワーモジュール | |
| JPS629649A (ja) | 半導体用パツケ−ジ | |
| JP2000200865A (ja) | 絶縁基板及び半導体装置 | |
| JP3063299B2 (ja) | 半導体装置実装用基板 | |
| JP2005011922A (ja) | ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置 | |
| JPH08222658A (ja) | 半導体素子用パッケージ及びその製造方法 | |
| JP2003204021A (ja) | 半導体モジュール用基板 | |
| JPH03240259A (ja) | 半導体パッケージ | |
| JP3938079B2 (ja) | パワーモジュール用基板の製造方法 | |
| JP2001035977A (ja) | 半導体装置用容器 | |
| JP3953442B2 (ja) | 半導体装置 | |
| JP3522975B2 (ja) | 半導体装置 | |
| JP2020021753A (ja) | 半導体冷却装置 | |
| JPS6373651A (ja) | 半導体装置 | |
| JPH06169037A (ja) | 半導体パッケージ | |
| JPH07335792A (ja) | 半導体素子搭載用パッケージ | |
| JPH0677678A (ja) | ヒートシンク構造 | |
| JP2619155B2 (ja) | 混成集積回路装置 | |
| JP2522183B2 (ja) | 半導体装置 | |
| JPH05136303A (ja) | 電子デバイス用ヒートシンク | |
| JP3885745B2 (ja) | 放熱体並びにこの放熱体を用いたパワーモジュール用基板及びパワーモジュール並びに放熱体の製造方法 | |
| JPH02163943A (ja) | 半導体装置 | |
| JP2845634B2 (ja) | セラミックパッケージ | |
| JPH03227535A (ja) | 半導体装置 | |
| JPH03218656A (ja) | 半導体装置用放熱部材 |