JP2522183B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2522183B2
JP2522183B2 JP5270716A JP27071693A JP2522183B2 JP 2522183 B2 JP2522183 B2 JP 2522183B2 JP 5270716 A JP5270716 A JP 5270716A JP 27071693 A JP27071693 A JP 27071693A JP 2522183 B2 JP2522183 B2 JP 2522183B2
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor device
hem
protrusion
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5270716A
Other languages
English (en)
Other versions
JPH07122668A (ja
Inventor
章 目瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5270716A priority Critical patent/JP2522183B2/ja
Publication of JPH07122668A publication Critical patent/JPH07122668A/ja
Application granted granted Critical
Publication of JP2522183B2 publication Critical patent/JP2522183B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に関し、特に
内部に整合回路もしくは整合用素子を有し、数ワット以
上のマイクロ波電力用半導体装置をパッケージする半導
体装置に関する。
【0002】
【従来の技術】内部に整合回路もしくは整合用素子を有
する数ワット以上の高出力マイクロ波電力用半導体装置
のパッケージは特性の向上を計る為に熱抵抗,接地イン
ピーダンスを下げると共に、信頼性を確保する為、その
パッケージの反り量も考慮しなければならない。図5に
おいて、ケース本体25の温度変化による応力ひずみに
より一般に中心部が浮き、厚さdの反り量が生じる。こ
の反り量は温度サイクル数、及びケース本体の長さlに
比例して大きくなり、例えばケース本体が銅の場合l=
17mm,−65〜+175℃の温度サイクル50回に
おいて約100μm程度の反り量が観測される。この反
り量が多いとパッケージクラックが発生し、信頼度を著
しく低下させるので、反り量を小さくする必要がある。
加えて熱抵抗及び接地インピーダンスを下げるため、厚
みが60μm程の薄いチップを用いているのが通例とな
っている。これらの要求を満足させるため、従来は図4
に示す様に、銅のケース本体18の一部に凸部を設け、
凸部最高部をチップの載置部24とし、さらに反り量を
温度サイクル50回で約50μm程度に抑えるため、例
えばモリブデンから成る厚み0.2〜0.8mm程の中
敷の金属板19を金シリコン等のロー材20でケース本
体18にロー付けし、基板ないしチップコンデンサの表
面がチップコンデンサの表面とほぼ同じ高さになるよう
にして、ボンディング性を良くしている。ここで、通常
中敷の金属板19はチップの載置部24と、基板ないし
チップコデンサの載置部との間を狭め、ボンディングワ
イヤ長を短くするためにケース本体18の一部の凸部に
つき当てて用いられる。またロー材ははい上がり防止用
の溝25を設けた例も報告されている(実願昭57−9
2725)。
【0003】
【発明が解決しようとする課題】この従来の半導体装置
のパッケージは通常中敷の金属板をケース本体18の凸
部につき当てて用いるため、金シリコン等のロー材20
がはい上がりしばしばチップマウント部まで達し、半導
体チップが金すずロー材にてロー付けできなくなるため
無視できない歩留り低下が生じている。ケース本体18
に溝25を設けた場合においても中敷の金属をケース本
体18の凸部につき当てて用いる場合は、ロー材20の
はい上がりを防ぐことはできない。
【0004】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップを固定するケースに凸部を設け凸部の頂上
に半導体チップを載置し、中敷の金属板を前記凸部の段
差の側面に接するように凸部の裾の上に敷き、前記金属
板の裏面を凸部の裾にロー材で固定した半導体装置にお
いて、凸部の段差の側面と金属板は少なくとも金属板の
表面で隣接し、金属板は接する表面の下の側面では凸部
の段差から離間している部分を有することを特徴として
いる。また、本発明の半導体装置は、半導体チップを固
定するケースに凸部を設け凸部の頂上に半導体チップを
載置し、中敷の金属板を前記凸部の段差の側面に接する
ように凸部の裾の上に敷き、前記金属板の裏面を凸部の
裾にロー材で固定した半導体装置において、凸部の段差
の側面に接する金属板の側面は、表面となす角が鋭角で
裏面となす角が鈍角の傾斜面、または、凹部、または、
裏面より表面が突き出たひさし構造であることを特徴と
している。凹部の凹みの深さは約0.2mm以上が望ま
しい。
【0005】
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の第1の実施例の半導体パッケージの
断面図である。
【0006】例えば銅から成るケース本体1にはリード
5及びリード5との絶縁を保つためのセラミック4がロ
ー付され、またそのケース本体1の内部には凸部が設け
られ、その上にチップの載置部7がある。例えばモリブ
デンから成る厚さ約0.3mm前後のモリブデン板は一
方の側面を上面の方が低面より約0.2mm以上長くな
るように斜めに切断しておく。これによりケース本体1
の凸部につき当てられた時ロー材3の留まる空間ができ
るためロー材3は上部にはい上がらずパッケージの歩留
りが確保できる。
【0007】図2は本発明の第2の実施例である。この
場合、モリブデン板9は一部を削られている。ひさしの
長さは約0.2mm以上が望ましい。
【0008】図3は本発明の第3の実施例である。この
場合、中敷の金属板は側面をエッチングにより加工され
凹部が形成されている。
【0009】
【発明の効果】以上説明したように本発明は中敷の金属
板の側面に斜の切れ込みや凹みを設けているため、ロー
材のはい上がりを防止でき、中敷の金属板をロー付けす
る時の歩留低下を防止できるという効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施例の断面図。
【図2】本発明の第2の一実施例の断面図。
【図3】本発明の第3の一実施例の断面図。
【図4】従来の実施例の断面図。
【図5】ケース本体の反りを表わす断面図。
【符号の説明】
1,8,13,18,26 ケース本体 2,9,14,19 中敷の金属板 3,10,15,20 ロー材 4,11,16,21 セラミック 5,12,16,22 リード 6,23 基板ないしチップコンデンサの載置部 7,24 チップの載置部 25 溝

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップを固定するケースに凸部を
    設け凸部の頂上に半導体チップを載置し、中敷の金属板
    を前記凸部の段差の側面に接するように凸部の裾の上に
    敷き、前記金属板の裏面を凸部の裾にロー材で固定した
    半導体装置において、 凸部の段差の側面と金属板は少なくとも金属板の表面で
    接し、金属板は接する表面の下の側面では凸部の段差か
    ら離間している部分を有することを 特徴とする半導体装
  2. 【請求項2】 半導体チップを固定するケースに凸部を
    設け凸部の頂上に半導体チップを載置し、中敷の金属板
    を前記凸部の段差の側面に接するように凸部の裾の上に
    敷き、前記金属板の裏面を凸部の裾にロー材で固定した
    半導体装置において、 凸部の段差の側面に接する金属板の側面は、表面となす
    角が鋭角で裏面となす角が鈍角の傾斜面、または、凹
    部、または、裏面より表面が突き出たひさし構造である
    ことを特徴とする半導体装置
JP5270716A 1993-10-28 1993-10-28 半導体装置 Expired - Fee Related JP2522183B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5270716A JP2522183B2 (ja) 1993-10-28 1993-10-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5270716A JP2522183B2 (ja) 1993-10-28 1993-10-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH07122668A JPH07122668A (ja) 1995-05-12
JP2522183B2 true JP2522183B2 (ja) 1996-08-07

Family

ID=17489968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5270716A Expired - Fee Related JP2522183B2 (ja) 1993-10-28 1993-10-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2522183B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3719506B2 (ja) * 2001-12-19 2005-11-24 株式会社デンソー 半導体装置及びその製造方法
US7617731B2 (en) 2006-07-18 2009-11-17 Panasonic Corporation Ultrasonic measuring apparatus and ultrasonic measuring method

Also Published As

Publication number Publication date
JPH07122668A (ja) 1995-05-12

Similar Documents

Publication Publication Date Title
JP2671922B2 (ja) 半導体パッケージ
US4809135A (en) Chip carrier and method of fabrication
US6461890B1 (en) Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
KR100902766B1 (ko) 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
KR960012647B1 (ko) 반도체장치 및 그 제조방법
US6165886A (en) Advanced IC bonding pad design for preventing stress induced passivation cracking and pad delimitation through stress bumper pattern and dielectric pin-on effect
JPH06177178A (ja) 半導体チップの構造
JP2522183B2 (ja) 半導体装置
US6512674B1 (en) Package for semiconductor device having radiating substrate and radiator fin
US5477085A (en) Bonding structure of dielectric substrates for impedance matching circuits on a packaging substrate involved in microwave integrated circuits
JPH0547953A (ja) 半導体装置用パツケージ
US6583501B2 (en) Lead frame for an integrated circuit chip (integrated circuit peripheral support)
JPH01248545A (ja) 混成集積回路
US20240347417A1 (en) Device comprising a ceramic substrate and method for producing same
JP2976989B2 (ja) 半導体装置
US6621151B1 (en) Lead frame for an integrated circuit chip
JP2789467B2 (ja) 半導体装置
JP2868868B2 (ja) 半導体装置
JP2797269B2 (ja) 半導体装置
JPS60178636A (ja) 半導体装置
JPH0738037A (ja) 半導体装置およびその製造方法
JP2551228B2 (ja) 半導体装置
JP2002093953A (ja) 半導体素子用のパッケージ
JPH0661386A (ja) 半導体装置
JPH0722571A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960402

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees