JPH03240138A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH03240138A JPH03240138A JP2036638A JP3663890A JPH03240138A JP H03240138 A JPH03240138 A JP H03240138A JP 2036638 A JP2036638 A JP 2036638A JP 3663890 A JP3663890 A JP 3663890A JP H03240138 A JPH03240138 A JP H03240138A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- terminal
- line
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 claims abstract description 29
- 239000000523 sample Substances 0.000 abstract description 12
- 238000005070 sampling Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、デバッグ支援機能を有するマイクロプロセ
ッサに係り、特にマイクロプロセ・ノサ・システムの開
発においてハードウェアのデバッグを支援する手段を提
供するマイクロプロセッサに関するものである。
ッサに係り、特にマイクロプロセ・ノサ・システムの開
発においてハードウェアのデバッグを支援する手段を提
供するマイクロプロセッサに関するものである。
第３図は、マイクロプロセッサ・システムの従来のハー
ドウェアのデバッグ環境を示したものである。第３図に
おいて、１１はマイクロプロセッサ・システム、１はデ
ータ処理を行なうマイクロプロセッサ、２１はマイクロ
プロセッサ１の入出力信号線、６は信号測定を行なうロ
ジックアナライザ、７はロジックアナライザ６で信号を
測定するためにＡ線〜Ｆ線などに接続する計測用プロー
ブである。
ドウェアのデバッグ環境を示したものである。第３図に
おいて、１１はマイクロプロセッサ・システム、１はデ
ータ処理を行なうマイクロプロセッサ、２１はマイクロ
プロセッサ１の入出力信号線、６は信号測定を行なうロ
ジックアナライザ、７はロジックアナライザ６で信号を
測定するためにＡ線〜Ｆ線などに接続する計測用プロー
ブである。
次にデバッグ方法について説明する。ハードウェアのデ
バッグでは、マイクロプロセッサ１の信号線を調べ、各
信号線のタイミング等を検証することが多い。測定機器
にはロジックアナライザ６が使用される。測定するとき
は、測定したい信号線とサンプリング開始条件を設定す
るための信号線にロジックアナライザ６のプローブ７を
接続し、信号線のサンプリングを開始する条件を設定す
る。
バッグでは、マイクロプロセッサ１の信号線を調べ、各
信号線のタイミング等を検証することが多い。測定機器
にはロジックアナライザ６が使用される。測定するとき
は、測定したい信号線とサンプリング開始条件を設定す
るための信号線にロジックアナライザ６のプローブ７を
接続し、信号線のサンプリングを開始する条件を設定す
る。
例えば、第４図で示されているＥ線の信号と、Ｆ線の信
号との時点Ｔ３からの信号タイミングを調べる場合を考
える。測定対象のＥ線及びＦ線と、サンプリング開始条
件設定のためのＡ線、Ｂ線、（Ｊ？！及びＤ線にロジッ
クアナライザ６のプローブ７を接続する。このときサン
プリングの条件は、Ａ線＝ ’１’ 、Ｂ線−“０゛、
Ｅ線−１″及びＤ線−“１゛の論理積でロジックアナラ
イザ６に設定することになる。
号との時点Ｔ３からの信号タイミングを調べる場合を考
える。測定対象のＥ線及びＦ線と、サンプリング開始条
件設定のためのＡ線、Ｂ線、（Ｊ？！及びＤ線にロジッ
クアナライザ６のプローブ７を接続する。このときサン
プリングの条件は、Ａ線＝ ’１’ 、Ｂ線−“０゛、
Ｅ線−１″及びＤ線−“１゛の論理積でロジックアナラ
イザ６に設定することになる。
従来のマイクロプロセッサ・システムのハードウェアの
デバッグにおいて、ロジックアナライザで信号線を測定
する場合は、測定の対象とする信号線の他にサンプリン
グ開始条件を設定するための信号線にもプローブを接続
しなければならない。
デバッグにおいて、ロジックアナライザで信号線を測定
する場合は、測定の対象とする信号線の他にサンプリン
グ開始条件を設定するための信号線にもプローブを接続
しなければならない。
また、サンプリング開始条件を変更するときはプローブ
を接続し直したりサンプリング開始条件を設定し直した
りしなければならない。
を接続し直したりサンプリング開始条件を設定し直した
りしなければならない。
この発明は、上記のような問題点を解消するためになさ
れたもので、マイクロプロセッサ・システムのハードウ
ェアのデバッグ効率の向上を図れるマイクロプロセッサ
を得ることを目的とする。
れたもので、マイクロプロセッサ・システムのハードウ
ェアのデバッグ効率の向上を図れるマイクロプロセッサ
を得ることを目的とする。
この発明に係るマイクロプロセンサは、測定すべき信号
を出力するための信号測定用出力端子３と、信号の入出
力を行なうための入出力信号端子２と、上記信号測定用
出力端子３から出力したい信号を上記入出力信号端子２
の入出力信号の中からソフトウェアによって設定する信
号出力制御レジスタ４と、この信号出力制御レジスタ４
に設定された信号を上記信号測定用出力端子３に出力す
る信号出力制御手段５とを備えたものである。
を出力するための信号測定用出力端子３と、信号の入出
力を行なうための入出力信号端子２と、上記信号測定用
出力端子３から出力したい信号を上記入出力信号端子２
の入出力信号の中からソフトウェアによって設定する信
号出力制御レジスタ４と、この信号出力制御レジスタ４
に設定された信号を上記信号測定用出力端子３に出力す
る信号出力制御手段５とを備えたものである。
信号出力制御レジスタ４は、信号測定用出力端子３から
出力したい信号を、入出力信号端子２の入出力信号の中
からソフトウェアによって設定する。信号出力制御手段
５は、信号出力制御レジスタ４に設定された信号を信号
測定用出力端子３に出力する。この信号測定用出力端子
３から出力された信号により、デバッグが行なわれる。
出力したい信号を、入出力信号端子２の入出力信号の中
からソフトウェアによって設定する。信号出力制御手段
５は、信号出力制御レジスタ４に設定された信号を信号
測定用出力端子３に出力する。この信号測定用出力端子
３から出力された信号により、デバッグが行なわれる。
第１図はこの発明の一実施例に係るマイクロプロセッサ
の構成図である。第１図において、ｌはマイクロプロセ
ッサ、３は測定すべき信号を出力するための信号測定用
出力端子、２は信号の入出力を行なうための人出力信号
端子、４は信号測定用出力端子３から出力したい信号を
人出力信号端子２の入出力信号の中からソフトウェアに
よって設定する信号出力制御レジスタ、５は信号出力制
御レジスタ４に設定された信号を信号測定用出力端子３
に出力する信号出力制御手段である。
の構成図である。第１図において、ｌはマイクロプロセ
ッサ、３は測定すべき信号を出力するための信号測定用
出力端子、２は信号の入出力を行なうための人出力信号
端子、４は信号測定用出力端子３から出力したい信号を
人出力信号端子２の入出力信号の中からソフトウェアに
よって設定する信号出力制御レジスタ、５は信号出力制
御レジスタ４に設定された信号を信号測定用出力端子３
に出力する信号出力制御手段である。
次にこの実施例の動作について説明する。ここの説明で
は従来例と同じく、第４図に示されるＥ線の信号とＦ線
の信号との時点Ｔ３からの信号タイミングを測定する場
合を考える。まず、第３図に示すようなロジックアナラ
イザ６のプローブ７を第１図に示す入出力端子２のＥ線
とＦ線、及び信号測定用出力端子３に接続する。サンプ
リングの開始条件は信号測定用出力端子３から論理“１
゛の信号を出力されるように信号測定用出力端子＝°１
°をロジックアナライザ６に設定する。次にマイクロプ
ロセッサ１のソフトウェアによって、Ａ線＝ ’１’
、ＢｖＡ＝ ’Ｏ’ 、Ｃ線＝ ’１’ 及びＤ線＝“
１゛の論理積が成立したとき信号測定用出力端子３から
論理“１′の信号が出力されるように信号出力制御レジ
スタ４を設定する。信号出力制御レジスタ４は第２図に
示されるように各信号に応じたフィールドが割り当てら
れている。このフィールドに設定される数値により、そ
の信号が０″の時に信号測定用出力端子３に論理゛１′
の信号を出力するか、その信号が“１”の時に信号測定
用出力端子３に論理°１“の信号を出力するか、あるい
はその信号は信号測定用出力端子３の信号とは無関係で
あるかが決定される。Ａ線。
は従来例と同じく、第４図に示されるＥ線の信号とＦ線
の信号との時点Ｔ３からの信号タイミングを測定する場
合を考える。まず、第３図に示すようなロジックアナラ
イザ６のプローブ７を第１図に示す入出力端子２のＥ線
とＦ線、及び信号測定用出力端子３に接続する。サンプ
リングの開始条件は信号測定用出力端子３から論理“１
゛の信号を出力されるように信号測定用出力端子＝°１
°をロジックアナライザ６に設定する。次にマイクロプ
ロセッサ１のソフトウェアによって、Ａ線＝ ’１’
、ＢｖＡ＝ ’Ｏ’ 、Ｃ線＝ ’１’ 及びＤ線＝“
１゛の論理積が成立したとき信号測定用出力端子３から
論理“１′の信号が出力されるように信号出力制御レジ
スタ４を設定する。信号出力制御レジスタ４は第２図に
示されるように各信号に応じたフィールドが割り当てら
れている。このフィールドに設定される数値により、そ
の信号が０″の時に信号測定用出力端子３に論理゛１′
の信号を出力するか、その信号が“１”の時に信号測定
用出力端子３に論理°１“の信号を出力するか、あるい
はその信号は信号測定用出力端子３の信号とは無関係で
あるかが決定される。Ａ線。
Ｂ線、Ｅ線、・・・等の複数の信号に関して信号出力制
御レジスタ４のフィールドが設定された場合は、その論
理積によって上記のような決定がなされる。
御レジスタ４のフィールドが設定された場合は、その論
理積によって上記のような決定がなされる。
このように信号出力制御レジスタ４に設定された信号は
、信号出力制御手段５により読み出され上記決定に従っ
て信号測定用出力端子３から出力される。この出力され
た信号を第３図に示すようなロジックアナライザ６で測
定を行なうことにより、マイクロプロセッサ１のハード
ウェアのデバッグが可能となる。
、信号出力制御手段５により読み出され上記決定に従っ
て信号測定用出力端子３から出力される。この出力され
た信号を第３図に示すようなロジックアナライザ６で測
定を行なうことにより、マイクロプロセッサ１のハード
ウェアのデバッグが可能となる。
このように上記実施例のマイクロプロセッサｌは、信号
測定用出力端子３に出力すべき信号をソフトウェアで選
択できるので、ロジックアナライザで使うサンプリング
開始条件人力用のプローブをその信号測定用出力端子３
につなぐだけでよい。
測定用出力端子３に出力すべき信号をソフトウェアで選
択できるので、ロジックアナライザで使うサンプリング
開始条件人力用のプローブをその信号測定用出力端子３
につなぐだけでよい。
また、サンプリング条件の変更も、プローブをつなぎ変
えずにソフトウェアによる変更だけで対応できることに
なる。
えずにソフトウェアによる変更だけで対応できることに
なる。
以上のように本発明によれば、信号測定用出力端子から
出力したい信号を入出力信号端子の人出力信号の中から
ソフトウェアによって設定する信号出力制御レジスタと
、この信号出力制御レジスタに設定された信号を信号測
定用出力端子に出力する信号制御手段とを備えて構成し
たので、人出力信号の中から信号測定用出力端子へ出力
する信号を選択でき、従来のようにロジックアナライザ
のサンプリング開始条件の設定のために複数のプローブ
を信号線に接続しなければならなかった場合でも、１本
のプローブを接続するだけで済み、また、サンプリング
開始条件を変更する場合も、信号出力制御レジスタに設
定する信号を変更するだけでよく、従来のようにプロー
ブを接続し直して、その後サンプリング開始条件を変更
するというような手間が省くことができ、したがってマ
イクロプロセッサ・システムのハードウェアのデバッグ
効率が向上するという効果が得られる。
出力したい信号を入出力信号端子の人出力信号の中から
ソフトウェアによって設定する信号出力制御レジスタと
、この信号出力制御レジスタに設定された信号を信号測
定用出力端子に出力する信号制御手段とを備えて構成し
たので、人出力信号の中から信号測定用出力端子へ出力
する信号を選択でき、従来のようにロジックアナライザ
のサンプリング開始条件の設定のために複数のプローブ
を信号線に接続しなければならなかった場合でも、１本
のプローブを接続するだけで済み、また、サンプリング
開始条件を変更する場合も、信号出力制御レジスタに設
定する信号を変更するだけでよく、従来のようにプロー
ブを接続し直して、その後サンプリング開始条件を変更
するというような手間が省くことができ、したがってマ
イクロプロセッサ・システムのハードウェアのデバッグ
効率が向上するという効果が得られる。
第１図はこの発明の一実施例に係るマイクロプロセッサ
の要部構成図、第２図は第１図中の信号出力制御レジス
タの内容を示す図、第３図は従来のマイクロプロセッサ
・システムのハードウェアのデバッグ環境を説明するた
めの図、第４図は測定の対象となる信号線のタイミング
チャートである。 １・・・・・・マイクロプロセッサ、２・・・・・・入
出力信号端子、３・・・・・・信号測定用出力端子、４
・・・・・・信号出力制御レジスタ、５・・・・・・信
号出力制御手段。
の要部構成図、第２図は第１図中の信号出力制御レジス
タの内容を示す図、第３図は従来のマイクロプロセッサ
・システムのハードウェアのデバッグ環境を説明するた
めの図、第４図は測定の対象となる信号線のタイミング
チャートである。 １・・・・・・マイクロプロセッサ、２・・・・・・入
出力信号端子、３・・・・・・信号測定用出力端子、４
・・・・・・信号出力制御レジスタ、５・・・・・・信
号出力制御手段。
Claims (1)
- 測定すべき信号を出力するための信号測定用出力端子と
、信号の入出力を行なうための入出力信号端子と、上記
信号測定用出力端子から出力したい信号を上記入出力信
号端子の入出力信号の中からソフトウェアによって設定
する信号出力制御レジスタと、この信号出力制御レジス
タに設定された信号を上記信号測定用出力端子に出力す
る信号出力制御手段とを備えたことを特徴とするマイク
ロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2036638A JP2513888B2 (ja) | 1990-02-17 | 1990-02-17 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2036638A JP2513888B2 (ja) | 1990-02-17 | 1990-02-17 | マイクロプロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03240138A true JPH03240138A (ja) | 1991-10-25 |
| JP2513888B2 JP2513888B2 (ja) | 1996-07-03 |
Family
ID=12475383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2036638A Expired - Lifetime JP2513888B2 (ja) | 1990-02-17 | 1990-02-17 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513888B2 (ja) |
-
1990
- 1990-02-17 JP JP2036638A patent/JP2513888B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2513888B2 (ja) | 1996-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03240138A (ja) | マイクロプロセッサ | |
| JP2001142733A (ja) | 内部信号観測装置 | |
| JP3074988B2 (ja) | Ｉｃテスタ | |
| JP2638014B2 (ja) | 信号検出回路 | |
| SU1194390A1 (ru) | Устройство дл определени индекса периферического сосудистого сопротивлени | |
| SU1285438A1 (ru) | Система контрол расхода газа | |
| JPS62261970A (ja) | 診断装置 | |
| JPH0289300A (ja) | 半導体メモリ素子 | |
| KR100285740B1 (ko) | 실시간 데이타 출력장치 | |
| JPS621041A (ja) | 情報処理装置の診断回路 | |
| JPS63181045A (ja) | デ−タ処理装置 | |
| JPS63250747A (ja) | プログラム開発装置 | |
| JPH02212944A (ja) | 論理シミュレーション方式 | |
| JPH0725435U (ja) | ２ポートメモリのアービタ回路 | |
| JPH04232537A (ja) | トレースシステム | |
| JPS60124745A (ja) | 論理シミュレ−ション方式 | |
| JPS63159947A (ja) | デイジタル・シグナル・プロセツサｌｓｉ | |
| JPH01229340A (ja) | 実行アドレス検出方式 | |
| JPH04352238A (ja) | 半導体集積回路 | |
| JPS61155778A (ja) | 半導体集積回路の検査方法 | |
| JPH0477836A (ja) | スキャンパス試験回路 | |
| JPH01187660A (ja) | 周辺装置のインタフェース診断方式 | |
| JPS61296441A (ja) | バスライン計測装置 | |
| JPS63116244A (ja) | 自己診断方式 | |
| JPS63111550A (ja) | 計算機システム処理計測方式 |