JPH03235134A - マルチプロセッサデバッガ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数のＣＰＵで構成されるコンピュータ上で動
作するプログラムのデバッグ装置に関する。

〔従来の技術〕

従来、デバッグ装置はＣＰＵと１対１に接続され、各々
のデパック装置からの信号を受け取ってＣＰＵを制御す
る手段が各々のＣＰＵにあり、各デバッグ装置の間の同
期をとったり通信を行うことはできない。

〔発明が解決しようとする課題〕

しかしながら従来のデバッグ装置を複数ＣＰＵで構成さ
せるコンピュータ上で動作するプログラムをデバッグす
る目的に使用すると、ＣＰＵと同数のデバッグ装置が必
要となり、資源的無駄であるばかりでなく複数ＣＰＵ間
の同期を取ってデバッグすること（例えばある番地で全
ＣＰＵを停止させたい時に各ＣＰＵに接続されているデ
バッグ装置１つ１つに対してその旨を指示する命令を入
力・設定する必要がある。）が非常に困難となり、この
ための改善策が望まれている。

本発明の目的は上記で複数必要であったデバッグ装置を
１つとし、複数ＣＰＵ間の同期をとりながらデバッグす
るマルチプロセッサデバッガを提供することにある。

〔課題を解決するための手段〕

本発明のマルチプロセッサデバッガは、複数のＣＰＵと
通信回線を介して接続したマルチプロセッサデバッガに
おいて、前記ＣＰＵを制御するＣＰＵ制御手段と、前記
ＣＰＵの状態に間する情報を出力するＣ’　Ｐ　Ｕ情報
出力手段と、前記ＣＰＵ情報を受け付けるＣＰＵ情報入
力手段と、前記マルチプロセッサデバッガに対する命令
を入力する命令入力手段と、前記ＣＰＵ情報が前記命令
の要求する条件と合致するかどうかを照合して照合信号
を出力する条件照合手段と、前記照合信号を受けたとき
に前記命令に従ったＣＰＵ制御信号を出力するＣＰＵ制
御信号発生手段と、前記ＣＰＵ情報および前記命令を編
集・出力する表示手段とを含む。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の機能ブロック図である。同
図においてマルチプロセッサデバッガは、２つ以上のＣ
ＰＵから構成されるマルチプロセッサシステム１と、デ
バッグ装置２とがら構成される。

デバッグ用の命令は命令入力手段２３を通じて入力され
る。また、ＣＰＵに関する情報はＣＰＵ情報出力手段１
１２．１２２を通じて出力され、ＣＰＵ情報入力手段２
２によりデバッグ装置２に取り込まれる。このようにし
て取り込まれた命令の要求する条件とＣＰＵ情報により
規定される状態とが条件照合手段２４により照合され、
合致するかどうかの信号が制御信号発生手段２５へ出力
される。制御信号発生手段２５は命令入力手段２３によ
って入力された命令に従った制御信号を出力し、ｃｐｕ
制御手段１１１，１２１がそれを受取り、ＣＰＵＩＩ、
１２を各々制御する。

第２図は本実施例をコンピュータを用いて構成した場合
の概略ブロック図である。同図においてデバッグ装置２
０を構成するシステムは、ＣＰＵ２ａ、ＲＡＭ２ｂ、Ｒ
ＯＭ２ｃ、及びＩ１０ボート２ｄから成る基本構成に、
ＣＲＴ２ｅ、キーボード２ｆ、Ｒ３２３２ｃ回線２ｇお
よび２ｈを備えている。またマルチプロセッサシステム
１０を構成するシステムは、ＣＰＵ１ａおよびｌｂ、Ｒ
ＡＭ１ｃ、ＲＯＭ１ｄ、Ｉ１０ボート１ｅから成る基本
構成とする。

前記ＲＡＭ２ｂ、ＲＯＭ２ｃは命令の入力・解釈、各種
情報の表示、命令の要求する条件とＣＰＵ情報との照合
、命令の解釈に従った制御などを行うためのプログラム
とＣＰＵ情報と入力された命令とを記憶しており、前記
ＣＰＵ２ａはＩ１０ボート２ｄを介して各部より送出さ
れてくる信号を解読処理して各部に必要な制御信号を返
信する。また前記ＲＡＭ１ｃ、ＲＯＭ１ｄはＣＰＵ１ａ
、１ｂにＩ１０ボート１ｅを介して送出されてきた信号
に従った動作を指示するプログラムとＣＰＵ情報を出力
するためのプログラムとデバッグの対象プログラムとを
記憶する。これらの制御動作はプログラムに従って実行
され、必要な制御信号が各部に送出されて上記した本発
明の制御動作が行われる。

第３図はこの動作のための制御プログラムのフローチャ
ートである。プログラムが実行されると、まず被デバツ
グプログラムを何ステップずつ実行するかというような
パラメータを利用者に入力させる（ステップ３０１）。

パラメータ入力が終了するとＣＰＵ制御プログラムに必
要なパラメータを回線を介して伝える（ステップ３０２
）。

パラメータを受け取ったＣＰＵ制御プログラムは被デバ
ツグプログラムを起動し、パラメータで指定されたステ
ップ数ずつ各ＣＰＵに実行させる（ステップ３０３，３
０４）。

一方、デバッグ装置側は命令の入力と解釈を行い（ステ
ップ３０５）、デバッガの終了命令でなければ（ステッ
プ３０６）、ＣＰＵ情報の取り込みを行う（ステップ３
０７，３０８）。デバッグ装置側のプログラムは必要な
情報の表示（ステップ３０９）を行い、命令で要求され
ている条件と先に取り込んだＣＰＵ情報とを照合する（
ステップ３１０）。そして不一致の場合はステップ３０
４．３０７〜３１０を繰り返す。

一致していた場合には入力された命令が停止命令かどう
か調べ（ステップ３１１）、停止命令でなければ信号待
ち（ステップ３１２）の後にその命令に従った処理を行
い（ステップ３１４）、停止命令であれば各ＣＰＵを一
斉に停止させる（ステップ３１３）。どちらの場合もＣ
ＰＵ情報を取り込み、適当な情報を表示する（ステップ
３１５゜３１６．３１７）。なお、ステップ３０６で終
了命令の場合には終了処理（ステップ３１８）を実行し
て終了する。

上記の動作を行う制御プログラムは命令セットに拡張性
を持たせ命令の解釈・処理部分のプログラムを改造する
ことによって容易に機能を追加できる。また、情報の表
示に関しても利用者の要求に合わせて機能追加が可能で
ある。たとえばステップ３０５の命令の解釈プログラム
に番地返還機能を組み込んでおき、論理番地から物理番
地への変換を自動的に行うようにすれば、被デバツグプ
ログラムの使用する論理番地を使用してのデバッグが可
能となる。

また、本実施例のＣＰＵ１ａ、ｌｂに加えて更にＣＰＵ
数が増加しても対応できる。

〔発明の効果〕

以上説明したように本発明は複数のデバッグ装置を１つ
にまとめることにより、２つ以上のＣＰＵで構成される
コンピュータ上で動作するプログラムのデバッグを行う
際に必要であったパラメータの複数設定を１回にし、Ｃ
ＰＵの同期を取ってデバッグを行うことを可能にしてい
る。例えばとのＣＰＵで被デバツグプログラムのどの部
分が動作するかが動的に決定されるような対称型マルチ
プロセッサシステム上のプログラムをデパックする際に
、デバッグ対象となる部分を指定してやり、そこがとの
ＣＰＵで実行されても自動的にデバッグが追従すること
ができるようになり、効率の良いマルチプロセッサシス
テム上のプログラムデバッグができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の機能ブロック図、第２図は
本実施例をコンピュータにより構成した基本構成図、第
３図は制御動作を説明するフローチャートである。 １・・・マルチプロセッサシステム、２・・・デバッグ
装置、１１．１２・・・ＣＰＵ、２１・・・表示手段、
２２・・・ＣＰＵ情報入力手段、２３・・・命令入力手
段、２４・・・条件照合手段、２５・・・制御信号発生
手段、１１１．１２１・・・ｃｐｕ制御手段、１１２，
１２２・・・ＣＰＵ情報出力手段。

Claims (1)

【特許請求の範囲】
1. 複数のＣＰＵと通信回線を介して接続したマルチプロセ
   ッサデバッガにおいて、前記ＣＰＵを制御するＣＰＵ制
   御手段と、前記ＣＰＵの状態に関する情報を出力するＣ
   ＰＵ情報出力手段と、前記ＣＰＵ情報を受け付けるＣＰ
   Ｕ情報入力手段と、前記マルチプロセッサデバッガに対
   する命令を入力する命令入力手段と、前記ＣＰＵ情報が
   前記命令の要求する条件と合致するかどうかを照合して
   照合信号を出力する条件照合手段と、前記照合信号を受
   けたときに前記命令に従つたＣＰＵ制御信号を出力する
   ＣＰＵ制御信号発生手段と、前記ＣＰＵ情報および前記
   命令を編集・出力する表示手段とを含むことを特徴とす
   るマルチプロセッサデバッガ。