JPH03230641A - Ａｔｍ交換機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目　次］ 概要 産業上の利用分野 従来の技術（第７〜９図） 発明が解決しようとする課題 課題を解決するための手段（第１ 作　用（第１〜３図） 実施例（第４〜６図） 発明の効果 ２図） ［概　要］ 非同期多重されたセルを蓄積するためのバッファをもっ
たスイッチモジュールを多段に構成して、このセルを入
力ハイウェイと出方ハイウェイとの間で交換するＡＴＭ
交換方式に関し、 前段側のバッファに後段側バッファの使用状態を通知す
る機能と、前段側においてセルの送出を後段の出方路毎
に制御する機能とを持たせることにより、後段側の混ん
でいるバッファへの読み出しだけを止めて、他のバッフ
ァへの読み出しは行なえるようにすることを目的とし、 後段側のスイッチモジュールにおけるバッファのセル蓄
積量が規定値を越えると、その旨を前段側のスイッチモ
ジュールに通知し、前段側のスイッチモジュールでは、
該当する方路へのセルの読み出しを止め、それ以外の方
路へのセルを読み出してこのセルを後段側のスイッチモ
ジュールへ送出するように構成する。

［産業上の利用分野］ 本発明は、非同期多重されたセルを蓄積するためのバッ
ファをもったスイッチモジュールを多段に構成して、こ
のセルを入力ハイウェイと出力ハイウェイとの間で交換
するＡ　Ｔ　Ｍ　［ＡｓｙｎｃｈｒｏｎｏｕｓＴｒａｎ
ｓｆｅｒ　Ｍｏｄｅ：ＡＴＭ（非同期転送モード）コ交
換方式近年、広帯域ｌ５ＤＮの実現方式として、パケッ
ト交換の帯域柔軟性と回線交換の時間透過性とを兼ねそ
なえた。ＡＴＭを使ったＡＴＭ交換技術がＣＣＩＴＴで
合意され、各機関で研究が盛んに行なわれている。

［従来の技術］ かかるＡＴＭ交換方式では、情報流をセルと呼ばれるヘ
ッダ付きの固定長ブロックを単位に統計多重した入出力
ハイウェイ間で、宛先の書かれたヘッダを見ながらセル
の交換を行なう。

その際、セルの衝突回避のため、第７図に示すごとく、
出力ハイウェイ＃１〜＃ｎ毎に入力ハイウェイの数ｎだ
けバッファメモリ（ＦＩＦＯメモリ；先入れ先出しメモ
リ）１０１−１１〜１０１−ｎｎが設けられている。

そして、これらのバッファメモリ１０１−ｉｊ（ｉ＝１
〜ｎ、ｊ＝１〜ｎ）の読出しは例えば次のようにして行
なわれている。すなわち、今、出力ハイウェイ＃１に着
目すると、第８図に示すように、各バッファメモリ１０
１−１１〜１０１−ｎｌからのセルの有無情報［エンプ
ティ（Ｅｍｐｔｙ）フラグ；このフラグは１でセル有、
Ｏでセルなしを意味するコによりバッファメモリ１０１
−１１〜１０１−ｎｌからのセルの読出しを制御し出力
ハイウェイ＃１へ送出する読出し順序制御装置１００を
そなえており、この読出し順序制御装［１００が各バッ
ファメモリ１０１−１１〜１０１−０１にポーリングを
かけていくことにより、出力ハイウェイの送出権はバッ
ファメモリ１０１−１１からバッファメモリ１０１−ｎ
ｌへと順次移行していくようになっている。なお、バッ
ファメモリ１０１−ｎｌの次はバッファメモリ１０１−
１１へ戻る。

そしてこの場合、送出権を与えられたバッファメモリは
セルが蓄積されていれば、セルを出力ハイウェイへ送出
するが、もしセルが蓄積されていなければ、次のバッフ
ァメモリへ送出権を渡す。

なお、他の出力ハイウェイ＃２〜＃ｎについても同様で
ある。

また、第７図に示す通話路をスイッチモジュールＳＩＪ
として、例えばこのスイッチモジュールＳｉｊを、第９
図に示すように多段に接続することも考えられている。

［発明が解決しようとする課題］ ところで、ＡＴＭ交換方式では、様々なトラヒックのサ
ービスを収容するため、セルがバースト的に発生する。

従って、この場合は、瞬時に特定のバッファメモリにセ
ルが集中するが、従来は、このような場合の対処はして
いないので、セルの集中したバッファメモリがオーバー
フローを起こし、セルの廃棄が生じる。

そこで、かかるセルの廃棄を避けるために、バッファメ
モリを大きくすることが考えられるが、これではコスト
的に不利になるほか、バッファメモリにセルが蓄積され
る時間が長くなるので、伝送遅延が長くなるという問題
点がある。

さらに、多段型ＡＴＭ通話路では、セルが到着した順に
バッファに書かれ、何らセルの読み出し順序に制御が加
わることなく、衝突を回避しながら、順にバッファから
読み出されていくので、たまたま同一方路へのセルが集
中した場合は、次の段のバッファが溢れてしまう。

また、ＡＴＭ通話路内では、各リンクの使用率を均一に
するように呼設定時に制御されているが、瞬間的には負
荷のアンバランスを生じる場合がある。このように通話
路内のトラヒックの分布が均一でないと、特定のバッフ
ァの使用率が高くても、その前段の使用率は低いという
場合がある。つまり、他のバッファは空いているにも拘
らず、特定のバッファに負荷が集中し、セルの廃棄が起
こるという場合がある。かかる場合は、負荷の高いバッ
ファに接続されている負荷の低い前段でセルを溜めてお
き、負荷の高い方路への送出を控えることで、負荷の高
いバッファの部分でのセル廃棄を低く抑えることができ
る。ただし、スイッチの出ハイウェイでは、各方路のセ
ルが多重されているため、単純に次段のバッファの１つ
が混んでいるからといって、セルの読み出しを止めてし
まうと、次の段の空いているバッファのセルまで読み出
しを止めてしまうことになる。

このためには、セルの送出を各方路毎に選択的に行なえ
る必要がある。

本発明は、このような状況下において創案されたもので
、前段側のバッファに後段側バッファの使用状態を通知
する機能と、前段側においてセルの送出を後段の出方路
毎に制御する機能とを持たせることにより、後段側の混
んでいるバッファへの読み出しだけを止めて、他のバッ
ファへの読み出しは行なえるようにした、ＡＴＭ交換方
式を提供することを目的とする。

［課題を解決するための手段］ 本発明も、第１図に示すように、非同期多重されたセル
を蓄積するためのバッファをもったスイッチモジュール
Ｓｉｊを多段に構成して、このセルを入力ハイウェイと
出力ハイウェイとの間で交換するものであるが、まず、
相対的に後段側となりうるスイッチモジュールには、そ
のバッファのセル蓄積量が規定値を越えるかどうかを判
定する手段が設けられている。

また、スイッチモジュール間には、後段側のスイッチモ
ジュールの判定手段にてもし規定値が越えたことが検出
されるとその旨を前段側のスイッチモジュールへ通知す
る制御線Ｃ［（ｊ＋１）ｉｌ（ｊ）ｉｌが設けられてい
る。

さらに、相対的に前段側となりうるスイッチモジュール
には、制御線Ｃ［（ｊ＋１）ｉｌ（ｊ）ｉコを通じて送
られてきた情報から、該当する方路へのセルの読み出し
を止め、それ以外の方路へのセルを読み出してこのセル
を後段側のスイッチモジュールへ送出するバッファ制御
手段が設けられている（以上が請求項１の構成要件）。

また１本発明の請求項２にかかるＡＴＭ交換方式のスイ
ッチモジュールＳｉｊの各スイッチ部分２００−ｉｊが
、第２図に示すように、セル蓄積用バッファ１．セル空
塞管理テーブル２．シフトレジスタ型ＦＩＦＯメモリ３
．検索手段４．出方路番号記憶手段５．制御手段６．読
み出し回路７をそなえて構成されている。

なお、検索手段４．出方路番号記憶手段５．制御手段６
．読み出し回路７が上記バッファ制御手段を構成する。

ここで、セル蓄積用バッファ１は、一対の入出力ハイウ
ェイ間に設けられて、セルを蓄積するメモリで、セル空
塞管理テーブル２は、バッファ１内のセルの空塞状態を
管理するものである。

シフトレジスタ型ＦＩＦＯメモリ３は、出方路番号情報
とバッファ１へのセルの格納アドレス情報とをセル到着
順に記憶してこれらの情報を管理するものである。

また、検索手段４は、シフトレジスタ型ＦＩＦＯメモリ
３の先頭から順次検索して、セルの有無およびセルがあ
る場合はその出方路番号を検索するもので、出方路番号
記憶手段５は、後段側のスイッチモジュールからのバッ
ファ使用状況からそのバッファのセル蓄積量が規定値を
越えている出方路番号を記憶するものである。

制御手段６は、出方路番号記憶手段５からセルを出さな
い出方路番号を受けて、検索手段４からの検索結果と比
較して、等しくないときに、ＦＩＦＯメモリ３から該当
する管理情報を抜き出させるものである。

読み出し回路７は、バッファ１内のセルを制御手段６に
よって抜き出されたＦＩＦＯメモリ３からの管理情報の
うちセルの格納アドレス情報に基づき、指定した出方路
へのセルから順に読み出すものである。なお、読み出し
回路７は、バッファ１からセルを読み出すと、セル空塞
管理テーブル２におけるセル空塞状態を空き状態にする
ための信号を出すようになっている。

これにより、このスイッチモジュールＳｉｊの各スイッ
チ部分２００−ｉｊは、ＦＩＦ○メモリ３の先頭から要
求された出方路へのセルの有無を検索し、該当するもの
を見つけると、ＦＩＦ○メモリ３から該当する管理情報
を抜き出し、得られたセルの格納アドレス情報に基づき
指定した出方路へのセルから順に読み出していくように
構成されているのである。

［作　用］ 上述の本発明のＡＴＭ交換方式（請求項１）では、後段
側のスイッチモジュールにおけるバッファのセル蓄積量
が規定値を越えたことが判定手段によって検出されると
、制御線Ｃ［（ｊ＋１）ｉ→（ｊ）ｉ］を通じて、その
旨が前段側のスイッチモジュールに通知される。

そして、この通知を受けた前段側のスイッチモジュール
では、そのバッファ制御手段によって、該当する方路へ
のセルの読み出しを止め、それ以外の方路へのセルを読
み出してこのセルを後段側のスイッチモジュールへ送出
するのである。

例えば、第３図に示すように、２段目の出方路４に出て
いくバッファが混んでおり、出方路１のバッファにはま
だ余裕があるというように、負荷が偏った時を例にして
、本発明のＡＴＭ交換方式による動作を説明すると、次
のようになる。

まず、２段目の出方路４のバッファは規定値以上の負荷
になると、１段目に規制要求を出す。これにより、１段
目のバッファでは、２段目の出方路４にいくセルはバッ
ファからは読み出さず、それ例外の出方路にいくセルか
ら読み出して送出するのである。

また、請求項２に記載のＡＴＭ交換方式では、第２図に
示すように、入力ハイウェイからのセルがセル蓄積用バ
ッファ１に蓄積されているが、このときバッファ１内の
セルの空塞状態がセル空塞管理テーブル２で管理されて
おり、出方路番号情報とバッファ１へのセルの格納アド
レス情報とがセル到着順にシフトレジスタ型ＦＩＦＯメ
モリ３で管理されている。

このような状態において、バッファ１からのセル送出は
次のようにして行なわれる。まず、検索手段４が、シフ
トレジスタ型ＦＩＦ○メモリ３の先頭から順次検索して
、セルの有無およびセルがある場合はその出方路番号を
検索する。ついで、制御手段６が、出方路番号記憶手段
５からセルを出さない出方路番号を受けて、検索手段４
からの検索結果と比較して、等しくないときに、ＦＩＦ
Ｏメモリ３から該当する管理情報を抜き出させる。

そして、その後は、読み出し回路７が、バッファ１内の
セルを、制御手段６によって抜き出されたＦＩＦＯメモ
リ３からの管理情報のうちセルの格納アドレス情報に基
づき、指定した出方路へのセルから順に読み出す。なお
、バッファ１からセルを読み出すと、読み出し回路７に
よって、セル空塞管理テーブル２におけるセル空塞状態
が空き状態にされる。

これにより、このスイッチモジュールＳｉＪの各スイッ
チ部分２００−ｉｊは、ＦＩＦＯメモリ３の先頭から要
求された出方路へのセルの有無を検索し、該当するもの
を見つけると、ＦＩＦ○メモリ３から該当する管理情報
を抜き出し、得られたセルの格納アドレス情報に基づき
指定した出方路へのセルから順に読み出していくように
なっているのである。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

本実施例も、第４図（、）に示すように、非同期多重さ
れたセルを蓄積するためのバッファをもったスイッチモ
ジュールＳｉｊを多段に構成して、このセルを入力ハイ
ウェイと出力ハイウェイとの間で交換するものであり、
各スイッチモジュールＳｉｊ間には、リンクと制御線Ｃ
［（ｊ＋１）ｉ→（ｊ）ｉ］とが介装されている。

ここで、リンクはセルを次段のスイッチモジュールへ伝
送する線路で、制御線Ｃ［（ｊ＋１）ｉ→（ｊ）ｉ］は
。

後段側のスイッチモジュールのバッファのセル蓄積量が
規定値を越えた旨を前段側のスイッチモジュールへ通知
する線路である。

ところで、スイッチモジュールＳｉｊは、第４図（ｂ）
に示すように、入力ハイウェイ＃１〜＃ｎからのセルを
出力ハイウェイ＃１〜＃ｎへ選択的に送出するために、
入力ハイウェイ＃１〜＃ｎと出力ハイウェイ＃１〜＃ｎ
との各クロスポイント部に配設されたｎＸ１個のスイッ
チ部分（以下、これをクロスポイント部という）２００
−１１〜２００−ｎｎと、ｎ個のセレクタ２０１−１−
２０１−ｎと、各セレクタ２０１−ｊを制御するセレク
タ制御部２０２−１〜２０２−ｎとをそなえて構成され
ている。

まず、スイッチモジュールＳｉｊの各クロスポイント部
２００−ｉｊは、第５図に示すように、セル蓄積用バッ
ファ１１．セル空塞管理テーブル１２、シフトレジスタ
型ＦＩＦＯメモリ（マルチボートＦＩＦ○）１３．セル
書き込み制御部１４゜セル読み出し制御部１５．セル蓄
積量判定部１６をそなえている。

ここで、セル蓄積用バッファ１１は、一対の入出力ハイ
ウェイ間に設けられて、セルを所要のアドレスに蓄積し
うるメモリであり、セル空塞管理テーブル１２は、バッ
ファ１１内のセルの空塞状態を管理するメモリである。

また、シフトレジスタ型ＦＩＦＯメモリ１３は、出方路
番号情報とバッファ１１へのセルの格納アドレス情報と
をセル到着順に記憶してこれらの情報を管理するもので
あり、かかるシフトレジスタ型ＦＩＦＯメモリ１３の構
成例を示すと、第６図のようになる。すなわち、このシ
フトレジスタ型ＦＩＦＯメモリ１３は、４段シフトタイ
プのものであるが、このシフトレジスタ型ＦＩＦＯメモ
リ１３は、レジスタタイプのデータラッチ１３１−１〜
１３１−４．ラッチデータセレクタ１３２゜データラッ
チ制御用のリードライトパルス伝達論理ゲート部１３３
−１〜１３３−４．ＲＳフリップフロップ１３４−１〜
１３４−４．アドレスデコーダ１３５．データ空き情報
出力用セレクタ１３６をそなえている。

データラッチ１３１−１〜１３１−４はデータをラッチ
するものであるが、まず入力端子Ｄｉｎから入ってきた
入力ハイウェイからのデータはデータラッチ１３１−１
でラッチされる。その後は、リードライトパルス伝達論
理ゲート部１３３−１〜１３３−４からの信号により、
データを次のデータラッチへと順次シフトしていき、そ
の度に相当するデータラッチがデータを一時的に記憶す
るようになっている。

ラッチデータセレクタ１３２は、各データラッチ１３４
−１〜１３４−４の出力を選択して、これを出力端子Ｄ
　ｏｕｔから出すものである。

リードライトパルス伝達論理ゲート部１３３−１〜１３
３−４は、ＲＳフリップフロップ１３４−１〜１３４−
４と共にデータラッチ１３１−１〜１３１−４を制御す
るものであるが、リードライトパルス伝達論理ゲート部
１３３−１は、ＡＮＤ論理のゲート１３３１−１をそな
えており、その他のリードライトパルス伝達論理ゲート
部１３３−２〜１３３−４は、ＡＮＤ論理のゲート１３
３１−２〜１３３１−４と情報フィードバック用のＯＲ
論理のゲート１３３２−２〜１３３２−４とをそなえて
いる。

ゲート１３３１−１は、ライトイネーブル端子ＷＥから
のライトイネーブル信号をそのまま受けると共に、ＲＳ
フリップフロップ１３４−１のＱ出力（非反転出力）お
よびゲート１３３２−２の出力をそれぞれ反転させて受
けて、そのＡＮＤ論理結果をデータラッチ１３１−１の
クロック端とＲＳフリップフロップ１３４−１のセット
端へそれぞれ出力するものである。

ゲート１３３１−２〜１３３１−４は、それぞれＲＳフ
リップフロップ１３４−１〜１３４−３の非反転出力を
そのまま受けるとともに、ＲＳフリップフロップ１３４
−２〜１３４−４のＱ出力およびゲート１３３２−３〜
１３３２−４の出力をそれぞれ反転させて受けることに
より、そのＡＮＤ論理結果をデータラッチ１３１−２〜
１３１−４のクロック端とＲＳフリップフロップ１３４
−２〜１３４−４のセット端へそれぞれ出力するもので
ある。

ゲート１３３２−２〜１３３２−４は、それぞれゲート
１３３１−２〜１３３１−４の出力およびデコーダ１３
５からの対応デコードビット出力を受けて、そのＯＲ論
理結果をゲート１３３′。

１〜１３３１−３およびＲＳフリップフロップ１３４−
１〜１３４−３へそれぞれ出力するものである。

ＲＳフリップフロップ１３４−１〜１３４−４は、リー
ドライトパルス伝達論理ゲート部１３３−１〜１３３−
４からのデータラッチ制御出力をラッチするもので、こ
のＲＳフリップフロップ１３４−１〜１３４−４は、ラ
イトイネーブル状態になることにより、リードライトパ
ルス伝達論理ゲート部１３３−２〜１３３−４のゲート
１３３２−２〜１３３２−４から信号によってリセット
されるようになっている。

デコーダ１３５は、ライトイネーブル端ＲＥからのライ
トイネーブル信号をトリガ信号としてアドレス端Ａｄｄ
ｒを通じて入力されるアドレス情報をシフト段数分の長
さ（この場合は４ビツトの長さ）を持つ符号にデコード
するもので、その対応デコードビット出力はリードライ
トパルス伝達論理ゲート部１３３−２〜１３３−４のゲ
ート１３３２−２〜１３３２−４．セレクタ１３２，１
３６へ入力される。

セレクタ１３６は、ＲＳフリップフロップ１３４−１〜
１３４−４からのＱ出力を選択してデータ空き情報出力
端ＥＭＰからデータ空き情報を出力するものである。

このような構成により、シフトレジスタ型ＦＩＦＯメモ
リ１３は、ライトイネーブル信号により、順次データラ
ッチ１３１−１〜１３１−４へデータがラッチされてい
く。そして、もし、いずれかのデータラッチにラッチさ
れているデータを読み出す場合は、ライトイネーブル信
号をトリガとして所要のアドレス情報を入力すればよい
。例えば、データラッチ１３１−２でラッチされている
データを取り出す場合を考えると、この場合はデコーダ
１３５からのデコード出力（２ビツト目が「１」のもの
）により、セレクタ１３２がデータラッチ１３１−２の
出力を選択すると共に、リードライトパルス伝達論理ゲ
ート部１３３−３のゲート３１３２−３から出力により
、ＲＳフリップフロップ１３４−２がリセットされる。

このようにしてこのＲＳフリップフロップ１３４−２の
リセット出力がリードライトパルス伝達論理ゲート部１
３３−２へ入力されると、このリードライトパルス伝達
論理ゲート部１３３−２のゲート１３３１−２はデータ
ラッチ１３１−２へラッチ制御信号を出し、これにより
前段のデータラッチ１３１−１の内容がラッチされる。

これによりデータラッチ１３１−１にラッチされていた
ものが、データラッチ１３１−２ヘシフトしたことにな
る。このようにデータラッチ１３１−２にデータがシフ
トされると、ＲＳフリップフロップ１３４−２は再度セ
ット状態となる。また、リードライトパルス伝達論理ゲ
ート部１３３−２のゲート１３３１−２からの信号によ
り、ゲート１３３２−２はＲＳフリップフロップ１３４
−１をリセットすることにより、このＲＳフリップフロ
ップ１３４−１は空き状態を示す情報を出す。

以上の動作は、どのデータラッチからデータを取り出し
た場合でも、同様にして行なわれ、いずれの場合も、デ
ータラッチからデータが取り出されると、自律的にそれ
以降のデータが前段に詰まっていくようになっている。

さらに、第５図に示すセル書き込み制御部１４は、書き
込み側のサーチ開始信号により、空塞管理テーブル１２
の情報から空きバッファを見つけておき、セルが到着す
ると、書き込み信号により、セルをバッファ１１に書き
込むと同時に、そのバッファのアドレスと次段への出方
路番号をシフトレジスタ型ＦＩＦＯメモリ１３に書き込
み、更には空塞管理テーブル１２の該当部分を塞がり状
態にするもので、カウンタ１４１，１４２．サーチ用の
ゲート１４３．ＲＳフリップフロップ１４５゜書き込み
制御用のゲート１４４等をそなえて構成されている。

すなわち、このセル書き込み制御部１４においては、サ
ーチ開始信号が入力されると、このときもしゲート１４
３が空塞管理テーブル１２から塞がり信号「１」を受け
てスタンバイ状態にあれば、ゲート１４３からカウンタ
スタート信号（イネーブル信号）が出され、これにより
カウンタ１４２が計数を開始して、空塞管理テーブル１
２の空き塞がり情報が入っている部分を順次サーチして
いく。このとき、空塞管理テーブル１２からはゲート１
４３に空きか塞がりかがｒＯＪ、ｒｌＪ情報にて出力さ
れる。そして、サーチ中に、空き部分があれば、ゲート
１４３に空きである旨の信号「０」が出されるため、カ
ウンタ１４２は止まる。

これにより、空塞管理テーブル１２の空き情報を見つけ
ると、その該当部分で停止して待機する。

なお、ＲＳフリップフロップ１４５は、サーチ開始信号
によってセットされ、空塞管理テーブル１２からゲート
１４３への空き信号を反転させた信号によってリセット
される。そして、このリセットにより、ＲＳフリップフ
ロップ１４５は書き込み可信号を出す。これにより、書
き込み信号をいつでも出せる状態になる。

その後、セルが到着すると、書き込み信号が出されるが
、このときゲート１４４は開状態にあり、カウンタ１４
１によって、セルはその長さ分だけバッファ１１に書き
込まれる。このとき、書き込み信号によって、空塞管理
テーブル１２の該当部分を塞がり状態に設定する。また
、この書き込み信号はシフトレジスタ型ＦＩＦＯメモリ
１３のライトイネーブル端ＷＥにも入力されているので
、令書き込んだアドレスと次段への出方路番号がシフト
レジスタ型ＦＩＦＯメモリ１３に書き込まれる。

セル読み出し制御部１５は、バッファ１１からのセルの
読み出しに先立って、読み出しセルのサーチ信号により
、シフトレジスタ型ＦＩＦＯメモリ１３の中を覗いて次
段のスイッチモジュールＳｉｊから規制要求の来ていな
いセルを見つけておき、セルの読み出しタイミングにな
ると、そこから読み出し空塞管理テーブル１２の該当部
分を空き状態にするもので、カウンタ１５１，１５２゜
サーチ用のゲート１５３，１５４．ＲＳフリップフロッ
プ１５６．書き込み制御用のゲート１５５゜比較器１５
７．出方路番号記憶部１５８等をそなえて構成されてい
る。

すなわち、このセル読み出し制御部１５においては、サ
ーチ開始信号（上記の書き込み側サーチ開始信号とは別
のもの）が入力されると、このときもしシフトレジスタ
型ＦＩＦＯメモリ１３からの出方路番号と出方路番号記
憶部１５８からのセルを出さない出方路番号とが一致し
ている場合は、比較器１５７からロー出力がゲート１５
４へ出されているので、ゲート１５３からカウンタスタ
ート信号（イネーブル信号）が出され、これによりカウ
ンタ１５２が計数を開始して、シフトレジスタ型ＦＩＦ
Ｏメモリ１３を順次サーチしていくようになっている。

そして、このサーチにより、シフトレジスタ型ＦＩＦＯ
メモリ１３から出方路番号が出され、これが、比較器１
５７にて、出方路番号記憶部１５８からのセルを出さな
い出方路番号と比較される。そして、このときもし両者
が等しくない場合は、比較器１５７はハイレベル信号を
出す。これにより、カウンタ１５２は止まる。

なお、ＲＳフリップフロップ１５６は、サーチ開始信号
によってリセットされ、比較器１５７からの信号によっ
てセントされる。そして、このセットにより、ＲＳフリ
ップフロップ１５６は読み出し可信号を出す。これによ
り、読み出し信号をいつでも出せる状態になる。

その後は、所要のセル読み出しタイミングで、読み出し
信号が出されるが、このときゲート１５５は開状態にあ
り、カウンタ１５１によって、セルはその長さ分だけバ
ッファ１１から読み出される。このとき、ＦＩＦ○メモ
リ１３がらの出力信号によって、空塞管理テーブル１２
の該当部分を空き状態に設定する。

セル蓄積量判定部１６は空塞管理テーブル１２の空塞状
態からバッファ１１のセル蓄積量が規定値以上になった
かどうかを判定するもので、もし規定値を越えると、前
段のスイッチモジュールにおける出方路番号記憶部１５
８へ該当出方路番号を制御線を介して伝達するものであ
る。

このような構成により、まず、セル書き込みおよび読み
出しに先立って、書き込み側および読み出し側のサーチ
開始信号をそれぞれ所要のタイミングで入力しておくこ
とにより、前述の要領で、空塞管理テーブル１−２の情
報から空きバッファを見つけておくとともに、シフトレ
ジスタ型ＦＩＦＯメモリ１３の中を覗いて次段のスイッ
チモジュールＳｊｊから規制要求の来ていないセルを見
つけておく。

このような状態で、セルが到着すると、セル書き込み制
御部１４は、書き込み信号により、セルをバッファ１１
に書き込むと同時に、そのバッファのアドレスと次段へ
の出方路番号をシフトレジスタ型ＦＩＦＯメモリ１３に
書き込み、更には空塞管理テーブル１２の該当部分を塞
がり状態にする。

また、バッファ１１からのセルの読み出しに際しては、
セルの読み出しタイミングになると、そこから読み出し
、空塞管理テーブル１２の該当部分を空き状態にするこ
とが行なわれる。

これにより、このスイッチモジュールＳｉｊの各クロス
ポイント部２００−ｉｊは、ＦＩＦ○メモリ１３の先頭
から要求された出方路へのセルの有無を検索し、該当す
るものを見つけると、ＦＩＦＯメモリ１３から該当する
管理情報を抜き出し、得られたセルの格納アドレス情報
に基づき指定した出方路へのセルから順に読み出してい
くようになっているのである。

また、第４図（ｂ）に示すセレクタ部２０１−ｊは、上
述のようにして出力されたｎ個のクロスポイント部２０
０−１　ｊ　−２００−ｎ　ｊからのセルを選択して出
力ハイウェイ＃ｊへ出力するもので、このセレクタ部２
０１−ｊの切替制御はセレクタ制御部２０２−ｊによっ
て行なわれる。すなわち、セレクタ制御部２０２−ｊは
、クロスポイント部２００−１ｊ〜２００　　ｎｊの読
み出し可信号を受けてクロスポイント部２００−１ｊ〜
２００−ｎｊからのセルが競合しないようセレクタ２０
１−ｊの切替制御を行なうのである。

本実施例においては、この第５図に示すクロスポイント
部をもったスイッチモジュールを多段に接続して、第１
段目に使用するスイッチモジュールについては、前段の
バッファに次段バッファの使用状態を通知する機能は使
用せず、前段においてセルの送出を次段の出方路毎に制
御する機能のみを使用し、更に最後段のスイッチモジュ
ールについては、前段においてセルの送出を次段の出方
路毎に制御する機能は使用せず、前段のバ′ツファに次
段バッファの使用状態を通知する機能のみを使用してい
るが、第１段目と最後段を除くスイッチモジュールに第
５図に示すクロスポイント部を有するスイッチモジュー
ルを使用し、第１段目に使用するスイッチモジュールに
ついては、前段においてセルの送出を次段の出方路毎に
制御する機能のみをそなえたものを使用し、更に最後段
のスイッチモジュールについては、前段のバッファに次
段バッファの使用状態を通知する機能のみをそなえたも
のを使用するようにしてもよい。

従って、本ＡＴＭ交換方式によれば、後段側のスイッチ
モジュールにおけるバッファのセル蓄積量が規定値を越
えたことがセル蓄積量判定部１６によって検出されると
、制御線を通じて、その旨が前段側のスイッチモジュー
ルに通知される。

そして、この通知を受けた前段側のスイッチモジュール
では、そのセル読み出し制御部１５によって、該当する
方路へのセルの読み出しを止め、それ以外の方路へのセ
ルを読み出してこのセルを後段側のスイッチモジュール
へ送出することかできるのである。

なお、本実施例では、セルの読み出しを各出方路毎に管
理するために、シフトレジスタ型ＦＩＦＯメモリ１３の
各ステージから管理情報を抜き出し、抜き出したあとは
自律的にそれ以降の情報が前に詰まっていくように構成
されているので、各出方路ごとにバッファを持って管理
するものに比べ、少ない容量のバッファを使用すること
ができ、また、バッファは各出方路で共有し、方略ごと
にセルの格納アドレスを示すポインタチェーンを組んで
管理するものに比べ、高い信頼性でセル送出制御を行な
えるものである。

［発明の効果］ 以上詳述したように、本発明のＡＴＭ交換方式（１１１
１１）によれば、前段のバッファに次段バッファの使用
状態を通知する機能と、前段においてセルの送出を次段
の出方路毎に制御する機能とを持たせることにより、次
段の混んでいるバッファへの読み出しだけを止めて、他
のバッファへの読み出しを行なえる利点がある。

また、本発明のＡＴＭ交換方式（請求項２）によれば、
スイッチモジュールの各スイッチ部分が。

セルの読み出しを各出方路毎に管理するために、シフト
レジスタ型ＦＩＦＯメモリの各ステージから管理情報を
抜き出し、抜き出したあとは自律的にそれ以降の情報が
前に詰まっていくように構成されているので、少ない容
量のバッファ使用が可能となり、これによりバッファ量
を少なくすることができるほか、高い信頼性でセル送出
制御を行なえる利点がある。

【図面の簡単な説明】

第１，２図は本発明の原理ブロック図、第３図は本発明
の詳細な説明するための図、第４図（、）は本発明の一
実施例に適用されるＡＴＭｉ話路を示すブロック図、 第４図（ｂ）は本発明の一実施例としてのスイッチモジ
ュールを示すブロック図、 第５図は本発明の一実施例としてのスイッチモジュール
のクロスポイント部を示すブロック図、第６図はシフト
レジスタ型ＦＩＦ○メモリのブロック図、 第７図は一般的なＡＴＭ交換方式の通話路を概略的に示
す図、 第８図は従来例を示すブロック図、 第９図はスイッチモジュールを多段に構成した場合のブ
ロック図である。 図において、 １はセル蓄積用バッファ、 ２は空塞管理テーブル、 ３はシフトレジスタ型ＦＩＦ○メモリ、４は検索手段、 ５は出方路番号記憶手段、 ６は制御手段、 ７は読み出し回路、 １１はセル蓄積用バッファ、 １２はセル空塞管理テーブル、 １３はシフトレジスタ型ＦＩＦＯメモリ、１４はセル書
き込み制御部、 １５はセル読み出し制御部、 １６はセル蓄積量判定部、 １３１−１〜１３１−４はデータラッチ、１３２はラッ
チデータセレクタ、 １３３−１〜１３３−４はリードライトパルス伝達論理
ゲート部、 １３４−１〜１３４−４はＲＳフリップフロップ、１３
５はアドレスデコーダ、 １３６はデータ空き情報出力用セレクタ、１４１．１４
２はカウンタ、 １４３．１４４はゲート。 １４５はＲＳフリップフロップ、 １５１．１５２はカウンタ、 １５３〜１５５はゲート、 １５６はＲＳフリップフロップ、 １５７は比較器、 １５８は出方路番号記憶部、 ２００−ｉｊはクロスポイント部（スイッチ部分）、２
０１−ｊはセレクタ、 ２０２−ｊはセレクタ制御部、 １３３１−１〜１３３１−４．　１３３２−２〜１３３
２−４はゲート、 Ｃ［（ｊ＋１）ｉ→（ｊ）ｉｌは制御線、Ｓｉｊはスイ
ッチモジュールである。

Claims (2)

【特許請求の範囲】
1. （１）非同期多重されたセルを蓄積するためのバッファ
   （１）をもったスイッチモジュール（Ｓｉｊ）を多段に
   構成して、該セルを入力ハイウェイと出力ハイウェイと
   の間で交換するＡＴＭ交換方式において、 後段側のスイッチモジュールにおけるバッファのセル蓄
   積量が規定値を越えると、その旨を前段側のスイッチモ
   ジュールに通知し、 該前段側のスイッチモジュールでは、該当する方路への
   セルの読み出しを止め、それ以外の方路へのセルを読み
   出して該セルを該後段側のスイッチモジュールへ送出す
   ることを 特徴とする、ＡＴＭ交換方式。
2. （２）該スイッチモジュール（Ｓｉｊ）の各スイッチ部
   分（２００−ｉｊ）が、 一対の入出力ハイウェイ間に設けられるセル蓄積用バッ
   ファ（１）と、 該バッファ（１）内のセルの空塞状態を管理するセル空
   塞管理テーブル（２）と、 出方路番号情報と該バッファ（１）へのセルの格納アド
   レス情報とをセル到着順に管理するシフトレジスタ型Ｆ
   ＩＦＯメモリ（３）とをそなえて構成され、 該ＦＩＦＯメモリ（３）の先頭から要求された出方路へ
   のセルの有無を検索し、該当するものを見つけると、該
   ＦＩＦＯメモリ（３）から該当する管理情報を抜き出し
   、得られたセルの格納アドレス情報に基づき指定した出
   方路へのセルから順に読み出していくように構成された
   ことを特徴とする、請求項１記載のＡＴＭ交換方式。