JP2770909B2 - Ａｔｍ交換機におけるセル順序保存制御装置 - Google Patents
Ａｔｍ交換機におけるセル順序保存制御装置Info
- Publication number
- JP2770909B2 JP2770909B2 JP2618489A JP2618489A JP2770909B2 JP 2770909 B2 JP2770909 B2 JP 2770909B2 JP 2618489 A JP2618489 A JP 2618489A JP 2618489 A JP2618489 A JP 2618489A JP 2770909 B2 JP2770909 B2 JP 2770909B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- path switching
- output
- marking
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第5,6図） 発明が解決しようとする課題（第７図） 課題を解決するための手段 （第１図） 作用 実施例（第２〜４図） 発明の効果 〔概要〕 複数の入力線と複数の出力線とを有し、入力線から入
る情報フィールドとヘッダーとからなるセルを所要のパ
スに沿い所望の出力線へ出力するATM交換機において、
セル順序を保存するためのセル順序保存制御装置に関
し、 連続するセルを順に送る際にセル入力途中でパス切替
を行なっても、簡素なハードウエア構成で且つセル内に
必要とする領域も最小限にしながら、確実にセル順序を
保存ことを目的とし、 複数の入力線と複数の出力線とを有し入力線から入る
情報フィールドとヘッダーとからなるセルを所要のパス
に沿い所望の出力線へ出力するATM交換機において、パ
ス切り換えの際に、パス切替直前のセルにパスを切り替
えた旨のパス切替情報を付加するパス切替情報付加手段
と、出力線側に設けられた、パス切替後のセルを一時的
に蓄積するセル一時蓄積手段と、該パス切替情報に基づ
きパス切替前のセルがパス切替後のセルよりも先に出力
されたことが確認されると蓄積されたパス切替後のセル
を取り出すように制御するセル取り出し制御手段とをそ
なえるように構成する。
る情報フィールドとヘッダーとからなるセルを所要のパ
スに沿い所望の出力線へ出力するATM交換機において、
セル順序を保存するためのセル順序保存制御装置に関
し、 連続するセルを順に送る際にセル入力途中でパス切替
を行なっても、簡素なハードウエア構成で且つセル内に
必要とする領域も最小限にしながら、確実にセル順序を
保存ことを目的とし、 複数の入力線と複数の出力線とを有し入力線から入る
情報フィールドとヘッダーとからなるセルを所要のパス
に沿い所望の出力線へ出力するATM交換機において、パ
ス切り換えの際に、パス切替直前のセルにパスを切り替
えた旨のパス切替情報を付加するパス切替情報付加手段
と、出力線側に設けられた、パス切替後のセルを一時的
に蓄積するセル一時蓄積手段と、該パス切替情報に基づ
きパス切替前のセルがパス切替後のセルよりも先に出力
されたことが確認されると蓄積されたパス切替後のセル
を取り出すように制御するセル取り出し制御手段とをそ
なえるように構成する。
本発明は、複数の入力線と複数の出力線とを有し、入
力線から入る情報フィールドとヘッダーとからなるセル
を所要のパスに沿って所望の出力線へ出力するATM〔Asy
nchronous Transfer Mode;ATM（非同期転送モード）〕
交換機に関し、特にかかるATM交換機においてセル順序
を保存するためのATM交換機におけるセル順序保存制御
装置に関する。
力線から入る情報フィールドとヘッダーとからなるセル
を所要のパスに沿って所望の出力線へ出力するATM〔Asy
nchronous Transfer Mode;ATM（非同期転送モード）〕
交換機に関し、特にかかるATM交換機においてセル順序
を保存するためのATM交換機におけるセル順序保存制御
装置に関する。
近年、広帯域ISDNの実現方式として、パケット交換の
帯域柔軟性と回線交換の時間透過性とを兼ねそなえた、
ATMを使ったATM交換技術がCCITTで合意され、各機関で
研究が盛んに行なわれている。
帯域柔軟性と回線交換の時間透過性とを兼ねそなえた、
ATMを使ったATM交換技術がCCITTで合意され、各機関で
研究が盛んに行なわれている。
かかるATM交換装置としては、例えば自己ルーティン
グ通話路を用いた第５図に示すような構成のものが提案
されている。この第５図に示す回路では、例えば３×３
単位自己ルーティングスイッチ（以下、単位自己ルーテ
ィングスイッチを単位スイッチということがある）が入
線側（S11,S12,S13参照）、中間（S21,S22,S23参照）、
出線側（S31,S32,S33参照）に各３個あり、１次リンクL
11,L12,L13は入線側スイッチのS11の３個の出力端を中
間スイッチS21〜S23の各１番目の入力端へ接続し、１次
リンクL21〜L23,L31〜L33もこれに準ずる。２次リンクM
11〜M13は、中間スイッチS21の３つの出力端を出線側の
３個のスイッチS31〜S33の各１番目の入力端へ接続し、
２次リンクM21〜M23,M31〜M33もこれに準ずる。
グ通話路を用いた第５図に示すような構成のものが提案
されている。この第５図に示す回路では、例えば３×３
単位自己ルーティングスイッチ（以下、単位自己ルーテ
ィングスイッチを単位スイッチということがある）が入
線側（S11,S12,S13参照）、中間（S21,S22,S23参照）、
出線側（S31,S32,S33参照）に各３個あり、１次リンクL
11,L12,L13は入線側スイッチのS11の３個の出力端を中
間スイッチS21〜S23の各１番目の入力端へ接続し、１次
リンクL21〜L23,L31〜L33もこれに準ずる。２次リンクM
11〜M13は、中間スイッチS21の３つの出力端を出線側の
３個のスイッチS31〜S33の各１番目の入力端へ接続し、
２次リンクM21〜M23,M31〜M33もこれに準ずる。
この自己ルーティング通話路では、最初にS11,S21〜S
23,S31を設置しておくと、S12とS32,S13とS33の設置は
既設部分を何ら変更することなく、単にL21〜L23,L31〜
L33を図示の如く結線するだけで行なうことができる。
23,S31を設置しておくと、S12とS32,S13とS33の設置は
既設部分を何ら変更することなく、単にL21〜L23,L31〜
L33を図示の如く結線するだけで行なうことができる。
また、例えば入線＃９を出線＃３へ導くパスはS13とS
21とS31、S13とS22とS31、S13とS23とS31の３パスがあ
り、S13とS31間のトラヒックをS21〜S23へ分散させるこ
とができ、さらにS21にトラヒックが集中していて遅れ
がでるような場合は、S22またはS23経由のパスに変更す
ればよく、遅れを可及的に少なくすることができる。
21とS31、S13とS22とS31、S13とS23とS31の３パスがあ
り、S13とS31間のトラヒックをS21〜S23へ分散させるこ
とができ、さらにS21にトラヒックが集中していて遅れ
がでるような場合は、S22またはS23経由のパスに変更す
ればよく、遅れを可及的に少なくすることができる。
第６図は第５図の３×３の単位自己スイッチの構成例
を示す。I1〜I3は制御情報検出回路、D1〜D3は情報遅延
回路、DM1〜DM3はデマルチプレクサ、DEC1〜DEC3は制御
情報デコード回路、F11〜F33はFIFOメモリ（先入れ先出
し方式のメモリ）、SL1〜SL3はセレクタ、DS1〜DS3はFI
FOメモリF11〜F13,F21〜F23,F31〜F33のリクエスト信号
K11〜K13,K21〜K23,K31〜K33を受けてセレクタSL1〜SL3
の制御を行なう回路である。
を示す。I1〜I3は制御情報検出回路、D1〜D3は情報遅延
回路、DM1〜DM3はデマルチプレクサ、DEC1〜DEC3は制御
情報デコード回路、F11〜F33はFIFOメモリ（先入れ先出
し方式のメモリ）、SL1〜SL3はセレクタ、DS1〜DS3はFI
FOメモリF11〜F13,F21〜F23,F31〜F33のリクエスト信号
K11〜K13,K21〜K23,K31〜K33を受けてセレクタSL1〜SL3
の制御を行なう回路である。
入力端＃１〜＃３に入る信号は前述の情報＋制御情報
（セル）の形をしており、検出回路I1〜I3はこの制御情
報を抽出してから対応するデコード回路DEC1〜DEC3へ送
る。この制御情報は、自己ルーティング通話路が３段構
成であれば１段目用RH1、２段目用RH2、３段目用RH3の
３種あるから、検出回路I1〜I3は当該自己ルーティング
スイッチが第何段目かにより該当する制御情報＋RHを抽
出する。
（セル）の形をしており、検出回路I1〜I3はこの制御情
報を抽出してから対応するデコード回路DEC1〜DEC3へ送
る。この制御情報は、自己ルーティング通話路が３段構
成であれば１段目用RH1、２段目用RH2、３段目用RH3の
３種あるから、検出回路I1〜I3は当該自己ルーティング
スイッチが第何段目かにより該当する制御情報＋RHを抽
出する。
デコード回路DEC1〜DEC3は入力された制御情報が出力
端ｉ（１〜３）を示すものであれば、デマルチプレクサ
を操作して当該FIFOメモリFijに情報を送る。例えば、
入力＃１の制御情報が出力端＃２を示すものであれば、
デコード回路DEC1はデマルチプレクサDM1を操作して入
力＃１をF21に入力する。
端ｉ（１〜３）を示すものであれば、デマルチプレクサ
を操作して当該FIFOメモリFijに情報を送る。例えば、
入力＃１の制御情報が出力端＃２を示すものであれば、
デコード回路DEC1はデマルチプレクサDM1を操作して入
力＃１をF21に入力する。
制御回路DS1はFIFOメモリF11〜F13に情報が入ると、
セレクタSL1を操作してセルを出力＃１へ送出する。他
も同様である。
セレクタSL1を操作してセルを出力＃１へ送出する。他
も同様である。
制御回路DS1は例えばFIFOメモリFijからのリクエスト
信号Kijを常時走査しており、リクエスト信号Kijが検出
されると当該FIFOメモリの内容をセレクタSLiを通して
出力させるように動作する。あるいはリクエスト信号K
ijは割込みとして制御回路DSiに入力し、割込みが入る
と制御回路DSiは当該FIFOメモリの内容をセレクタを通
して出力させる。
信号Kijを常時走査しており、リクエスト信号Kijが検出
されると当該FIFOメモリの内容をセレクタSLiを通して
出力させるように動作する。あるいはリクエスト信号K
ijは割込みとして制御回路DSiに入力し、割込みが入る
と制御回路DSiは当該FIFOメモリの内容をセレクタを通
して出力させる。
このように、ATM交換のスイッチング網構成は入出力
間に複数のパスをもち、呼設定時に網はユーザから呼の
種別（トラヒック特性，所要品質等）の申告（制御情
報）を受け、それに基づきトラヒックの状況に応じた最
適パスの選択を行なっている。
間に複数のパスをもち、呼設定時に網はユーザから呼の
種別（トラヒック特性，所要品質等）の申告（制御情
報）を受け、それに基づきトラヒックの状況に応じた最
適パスの選択を行なっている。
しかしながら、セル統計多重を用いるATM交換では、
バースト情報の重畳により、呼設定時のパス設定では予
測できない輻輳が生じる場合がある。
バースト情報の重畳により、呼設定時のパス設定では予
測できない輻輳が生じる場合がある。
そこで、セルごとにパスを切り替えて付加の分散を
行なったり、輻輳が生じた（あるいは生じそうになっ
た）場合に輻輳の生じている（あるいは生じそうになっ
た）パスから他のパスへの切替（いわゆるパス再配置）
を行なったりする方式が考えられている。
行なったり、輻輳が生じた（あるいは生じそうになっ
た）場合に輻輳の生じている（あるいは生じそうになっ
た）パスから他のパスへの切替（いわゆるパス再配置）
を行なったりする方式が考えられている。
これらの方式はいずれもパスの切替を伴うが、パスの
切替を行なう際には、パス切替前とパス切替後とでパス
のセル通過遅延時間がそれぞれ異なるので、セル順序が
保存されなくなる場合があることが問題になる。例え
ば、第７図に示すように、10個連なるセルC1〜C10を順
に送る際に、セルC5とC6との間でパスの切替を行なう
と、ATM交換網（第5,6図に示すごとく構成されたもの）
１から出力されるセルの順序が、セル通過時間の違いに
より入力時と全く異なるものになってしまう場合があ
る。なお、第７図中、符号２−１〜２−３はATM交換網
１への入力線、３−１〜３−３はATM交換網１からの出
力線を示す。
切替を行なう際には、パス切替前とパス切替後とでパス
のセル通過遅延時間がそれぞれ異なるので、セル順序が
保存されなくなる場合があることが問題になる。例え
ば、第７図に示すように、10個連なるセルC1〜C10を順
に送る際に、セルC5とC6との間でパスの切替を行なう
と、ATM交換網（第5,6図に示すごとく構成されたもの）
１から出力されるセルの順序が、セル通過時間の違いに
より入力時と全く異なるものになってしまう場合があ
る。なお、第７図中、符号２−１〜２−３はATM交換網
１への入力線、３−１〜３−３はATM交換網１からの出
力線を示す。
セル順序を保存する手段としては、スイッチング網
入力時にセル内に入力時刻情報をスタンプし出力部にて
その入力時刻情報に基づいて順序通りに並べ替えを行な
う手段や、スイッチング網入力時にセル内に順序番号
をスタンプし出力部にてその順序番号に基づいて順序通
りに並べ替えを行なう手段などが考えられるが、いずれ
もハードウエア量が多く、またセル内に必要とする情報
領域が多く、スループットの低下を招くなどの課題があ
る。
入力時にセル内に入力時刻情報をスタンプし出力部にて
その入力時刻情報に基づいて順序通りに並べ替えを行な
う手段や、スイッチング網入力時にセル内に順序番号
をスタンプし出力部にてその順序番号に基づいて順序通
りに並べ替えを行なう手段などが考えられるが、いずれ
もハードウエア量が多く、またセル内に必要とする情報
領域が多く、スループットの低下を招くなどの課題があ
る。
本発明は、このような課題を解決しようとするもの
で、連続するセルを順に送る際にセル入力途中でパス切
替を行なっても、簡素なハードウエア構成で且つセル内
に必要とする領域も最小限にしながら、確実にセル順序
を保存できるようにした、ATM交換機におけるセル順序
保存制御装置を提供することを目的とする。
で、連続するセルを順に送る際にセル入力途中でパス切
替を行なっても、簡素なハードウエア構成で且つセル内
に必要とする領域も最小限にしながら、確実にセル順序
を保存できるようにした、ATM交換機におけるセル順序
保存制御装置を提供することを目的とする。
第１図は本発明の原理ブロック図である。
第１図において、１はATM交換機（第5,6図に示すごと
く構成されたもの）、２−１〜２−３はATM交換機１へ
の入力線、３−１〜３−３はATM交換機１からの出力
線、5Aは各入力線２−１〜２−３において設けられたマ
ーキング装置、6Aは各出力線３−１〜３−３に設けられ
たマーキング検出装置、７破各出力線３−１〜３−３に
設けられた出力バッファである。
く構成されたもの）、２−１〜２−３はATM交換機１へ
の入力線、３−１〜３−３はATM交換機１からの出力
線、5Aは各入力線２−１〜２−３において設けられたマ
ーキング装置、6Aは各出力線３−１〜３−３に設けられ
たマーキング検出装置、７破各出力線３−１〜３−３に
設けられた出力バッファである。
そして、マーキング装置5Aは、各入力線２−１〜２−
３から連続的に入ってくるセルのパスを切り替える際、
パス切替直前のセルに、最後尾であることを示すマーキ
ング（パスを切り替えた旨のパス切替情報）を付加する
ものである。即ち、パスの切り換えタイミングでもって
パス切替直前のセルに対してマーキングを行うものであ
る。そして、各出力バッファ７は、パス切替時に、パス
切替後のセルを一時的に蓄積しうるもので、パス切替前
のセルがすべて送出されたことが、マーキング検出装置
6Aにてマーキング装置5Aによるマーキングを検出するこ
とにより確認されると、パス切替後のセルを出力線３−
１〜３−３へ送出するものである。
３から連続的に入ってくるセルのパスを切り替える際、
パス切替直前のセルに、最後尾であることを示すマーキ
ング（パスを切り替えた旨のパス切替情報）を付加する
ものである。即ち、パスの切り換えタイミングでもって
パス切替直前のセルに対してマーキングを行うものであ
る。そして、各出力バッファ７は、パス切替時に、パス
切替後のセルを一時的に蓄積しうるもので、パス切替前
のセルがすべて送出されたことが、マーキング検出装置
6Aにてマーキング装置5Aによるマーキングを検出するこ
とにより確認されると、パス切替後のセルを出力線３−
１〜３−３へ送出するものである。
上述の構成により、各入力線２−１〜２−３からのセ
ルのパスを切り替えると、マーキング装置5Aにより、パ
ス切替直前のセルにパスを切り替えた旨のパス切替情報
が付加される。換言すると、本発明は、パスを切り換え
る際、即ち切り換えのタイミングでもって、パス切替直
前のセルに対してマーキングを行なうものである。そし
て、パス切替直前のセルガすべて出力バッファ７から送
出されたことが、パス切替情報をマーキング検出装置6A
にて検出することにより確認されるまで、出力バッファ
７には、パス切替後のセルが一時的に蓄積される。マー
キング検出装置6Aにて、パス切替前のセルがパス切替後
のセルよりも先に出力されたことが確認されると、出力
バッファ７に蓄積されたパス切替後のセルを取り出すよ
うに、マーキング検出装置6Aから出力バッファ７へ制御
指令を送り、パス切替後のセルが所望の出力線３−１〜
３−３へ出力される。
ルのパスを切り替えると、マーキング装置5Aにより、パ
ス切替直前のセルにパスを切り替えた旨のパス切替情報
が付加される。換言すると、本発明は、パスを切り換え
る際、即ち切り換えのタイミングでもって、パス切替直
前のセルに対してマーキングを行なうものである。そし
て、パス切替直前のセルガすべて出力バッファ７から送
出されたことが、パス切替情報をマーキング検出装置6A
にて検出することにより確認されるまで、出力バッファ
７には、パス切替後のセルが一時的に蓄積される。マー
キング検出装置6Aにて、パス切替前のセルがパス切替後
のセルよりも先に出力されたことが確認されると、出力
バッファ７に蓄積されたパス切替後のセルを取り出すよ
うに、マーキング検出装置6Aから出力バッファ７へ制御
指令を送り、パス切替後のセルが所望の出力線３−１〜
３−３へ出力される。
以下、図面を参照して本発明の実施例を説明する。
第２図は本発明の実施例を示すブロック図で、この第
２図において、１はATM交換網（ATM交換機）で、このAT
M交換網１は、入力線２−１〜２−３から入る情報フィ
ールドとヘッダーとからなるセルを所要のパスに沿っ
て、所望の出力線３−１〜３−３へ出力するものであ
る。そして、各入力線２−１〜２−３には、マーキング
装置5Aが設けられるとともに、各出力線３−１〜33に
は、マーキング検出装置6A（最後尾セル検出装置）が設
けられている。
２図において、１はATM交換網（ATM交換機）で、このAT
M交換網１は、入力線２−１〜２−３から入る情報フィ
ールドとヘッダーとからなるセルを所要のパスに沿っ
て、所望の出力線３−１〜３−３へ出力するものであ
る。そして、各入力線２−１〜２−３には、マーキング
装置5Aが設けられるとともに、各出力線３−１〜33に
は、マーキング検出装置6A（最後尾セル検出装置）が設
けられている。
ここで、このマーキング装置5Aは、各入力線２−１〜
２−３から連続的に入ってくるセルのパスを切り替える
際、パス切替前のすべてのセルには前半のパス（ルート
１）を通過したことを示すマーキング“”を付加し、
パス切替直前のセルに最後尾であることを示すマーキン
グ“L"（パスを切り替えた旨のパス切替情報）を付加す
る一方、パス切替後のすべてのセルには後半のパス（ル
ート２）を通過したことを示すマーキング“”を付加
して、ATM交換網１へ送出するものである。即ち、マー
キング“L"は、パス切替えタイミングでもってパス切替
直前のセルに対して行なうものである。
２−３から連続的に入ってくるセルのパスを切り替える
際、パス切替前のすべてのセルには前半のパス（ルート
１）を通過したことを示すマーキング“”を付加し、
パス切替直前のセルに最後尾であることを示すマーキン
グ“L"（パスを切り替えた旨のパス切替情報）を付加す
る一方、パス切替後のすべてのセルには後半のパス（ル
ート２）を通過したことを示すマーキング“”を付加
して、ATM交換網１へ送出するものである。即ち、マー
キング“L"は、パス切替えタイミングでもってパス切替
直前のセルに対して行なうものである。
また、6Aはマーキング装置5Aにより付加されたマーキ
ング“L"の有無を検出するものである。
ング“L"の有無を検出するものである。
さらに、この出力バッファ７は、数セル分の２つのバ
ッファ7a,7bおよびスイッチ7c,7dから構成されている。
ここで、スイッチ7cは、通過したセルのマーキング
“”もしくは“”をみてマーキング“”を付加さ
れたセルをバッファ7aに書き込む一方、マーキング
“”を付加されたセルをバッファ7bに書き込むもので
ある。また、スイッチ7dは、マーキング検出装置6Aによ
りマーキング“L"（最後尾セル）を検出されるまでは、
バッファ7aからセルを送出し続ける一方、マーキング
“L"を検出されると、バッファ7bからセルを送出するよ
うに切り替えるものである。
ッファ7a,7bおよびスイッチ7c,7dから構成されている。
ここで、スイッチ7cは、通過したセルのマーキング
“”もしくは“”をみてマーキング“”を付加さ
れたセルをバッファ7aに書き込む一方、マーキング
“”を付加されたセルをバッファ7bに書き込むもので
ある。また、スイッチ7dは、マーキング検出装置6Aによ
りマーキング“L"（最後尾セル）を検出されるまでは、
バッファ7aからセルを送出し続ける一方、マーキング
“L"を検出されると、バッファ7bからセルを送出するよ
うに切り替えるものである。
なお、マーキング“L"に必要な情報ビット数は１ビッ
トでよく、セル内の情報フィールドもしくはヘッダー内
に付加される。
トでよく、セル内の情報フィールドもしくはヘッダー内
に付加される。
また、マーキング“",“”は、パス切替前のルー
トとパス切替後のルートとを区別するためのものであ
り、具体的なルート番号を示すものではない。よって、
マーキング“",“”は、マーキング“L"と同様に、
それに必要な情報ビット数は１ビットでよく、セル内の
情報フィールドもしくはヘッダー内に付加される。
トとパス切替後のルートとを区別するためのものであ
り、具体的なルート番号を示すものではない。よって、
マーキング“",“”は、マーキング“L"と同様に、
それに必要な情報ビット数は１ビットでよく、セル内の
情報フィールドもしくはヘッダー内に付加される。
また、第３図中においては、入力線２−1,出力線３−
１に設けたマーキング装置5A,マーキング検出装置6Aお
よび出力バッファ７のみを図示しているが、第３図に示
すように、他の入力線２−2,2−3,出力線３−2,3−３に
も同様にマーキング装置5A,マーキング検出装置6Aおよ
び出力バッファ７は設けられている。
１に設けたマーキング装置5A,マーキング検出装置6Aお
よび出力バッファ７のみを図示しているが、第３図に示
すように、他の入力線２−2,2−3,出力線３−2,3−３に
も同様にマーキング装置5A,マーキング検出装置6Aおよ
び出力バッファ７は設けられている。
上述の構成により、この実施例では、パスの切替が行
なわれる前には、マーキング“”を付加されたセル
が、出力バッファ７内のバッファ7aに書き込まれてい
き、読み出しは、このバッファ7aからのみ行なわれる。
そして、パスの切替が行なわれると、マーキング“”
を付加されたセルとマーキング“”を付加されたセル
とが混在してATM交換網１から出力されるので、マーキ
ング“”を付加されたセルはバッファ7aに書き込まれ
る一方、マーキング“”を付加されたセルはバッファ
7bに書き込まれる。このとき、読み出しはバッファ7aか
らの読み出しを続ける。マーキング検出装置6Aにより、
最後尾であることを示すマーキング“L"を付加されたセ
ルが検出されると、パス切替前のセルがパス切替後のセ
ルよりも先に出力されたとして、マーキング検出装置6A
からスイッチ7dへ制御指令が送出され、読み出しをバッ
ファ7bに切り替えて、パス切替後のセルが所望の出力線
３−１へ出力されることになる。
なわれる前には、マーキング“”を付加されたセル
が、出力バッファ７内のバッファ7aに書き込まれてい
き、読み出しは、このバッファ7aからのみ行なわれる。
そして、パスの切替が行なわれると、マーキング“”
を付加されたセルとマーキング“”を付加されたセル
とが混在してATM交換網１から出力されるので、マーキ
ング“”を付加されたセルはバッファ7aに書き込まれ
る一方、マーキング“”を付加されたセルはバッファ
7bに書き込まれる。このとき、読み出しはバッファ7aか
らの読み出しを続ける。マーキング検出装置6Aにより、
最後尾であることを示すマーキング“L"を付加されたセ
ルが検出されると、パス切替前のセルがパス切替後のセ
ルよりも先に出力されたとして、マーキング検出装置6A
からスイッチ7dへ制御指令が送出され、読み出しをバッ
ファ7bに切り替えて、パス切替後のセルが所望の出力線
３−１へ出力されることになる。
なお、パス切替時の順序保存制御終了後、すなわちバ
ッファ7bからマーキング“”を付加されたセルが読み
出されている状態において、再び他のルートへパスの切
替を行なうには、マーキング“”から“”へ、バッ
ファ7bからバッファ7aへの制御を行なえばよい。本方式
は、パス切替に対して何回でも対処可能である。
ッファ7bからマーキング“”を付加されたセルが読み
出されている状態において、再び他のルートへパスの切
替を行なうには、マーキング“”から“”へ、バッ
ファ7bからバッファ7aへの制御を行なえばよい。本方式
は、パス切替に対して何回でも対処可能である。
本発明の実施例によるセル順序保存制御の具体例を第
３図および第４図（ａ）〜（ｌ）にて説明する。ここで
セルC1〜C10がATM交換網１を通じて所望の出力線３−１
へ送出される場合に、セルC5とC6との間でパスの切替が
行なわれたとする。このとき、第３図に示すように、マ
ーキング装置5Aにより、パス切替前のセルC1〜C5にはマ
ーキング“”が付加され、パス切替後のセルC6〜C10
にはマーキング“”が付加されるとともに、パス切替
直前のセルC5には最後尾であることを示すマーキング
“L"が付加されて、セルC1〜C10はそのままATM交換網１
へ入力され、ATM交換網１を通過したセル列は順序の入
れ替えが生じている。
３図および第４図（ａ）〜（ｌ）にて説明する。ここで
セルC1〜C10がATM交換網１を通じて所望の出力線３−１
へ送出される場合に、セルC5とC6との間でパスの切替が
行なわれたとする。このとき、第３図に示すように、マ
ーキング装置5Aにより、パス切替前のセルC1〜C5にはマ
ーキング“”が付加され、パス切替後のセルC6〜C10
にはマーキング“”が付加されるとともに、パス切替
直前のセルC5には最後尾であることを示すマーキング
“L"が付加されて、セルC1〜C10はそのままATM交換網１
へ入力され、ATM交換網１を通過したセル列は順序の入
れ替えが生じている。
出力バッファ７においては、第４図（ａ）〜（ｃ）に
示すように、セルC1〜C3がマーキング“”を付加され
ているので、バッファ7aに書き込まれるととももに、こ
れらのセルC1〜C3は蓄積されることなく読み出されてい
く。そして、第４図（ｄ）に示すように、セルC3につい
で出力されたセルC6にはマーキング“”が付加されて
いるので、このセルC6は、バッファ7bに書き込まれる。
このときは、まだバッファ7bからの読み出しは行なわ
ず、セルC6はバッファ7b内に一時的に蓄積されることに
なる。以降同様にして、マーキング“”のセルとマー
キング“”のセルとが、第４図（ｅ）〜（ｈ）に示す
ように、それぞれバッファ7a,7bに書き込まれていく。
読み出しはバッファ7aから続けて行なわれる。
示すように、セルC1〜C3がマーキング“”を付加され
ているので、バッファ7aに書き込まれるととももに、こ
れらのセルC1〜C3は蓄積されることなく読み出されてい
く。そして、第４図（ｄ）に示すように、セルC3につい
で出力されたセルC6にはマーキング“”が付加されて
いるので、このセルC6は、バッファ7bに書き込まれる。
このときは、まだバッファ7bからの読み出しは行なわ
ず、セルC6はバッファ7b内に一時的に蓄積されることに
なる。以降同様にして、マーキング“”のセルとマー
キング“”のセルとが、第４図（ｅ）〜（ｈ）に示す
ように、それぞれバッファ7a,7bに書き込まれていく。
読み出しはバッファ7aから続けて行なわれる。
そして、第４図（ｉ）に示すように、最後尾であるこ
とを示すマーキング“L"を付加されたセルC5が読み出さ
れ、マーキング検出装置6AによりセルC5のマーキング
“L"を検出すると、パス切替前のセルC1〜C5がパス切替
後のセルC6〜C10よりも先に出力されたとして、第４図
（ｊ）〜（ｌ）に示すように、マーキング検出装置6Aか
らスイッチ7dへ制御指令が送られ、バッファ7bに蓄積さ
れていたセルC6〜C10が読み出される。
とを示すマーキング“L"を付加されたセルC5が読み出さ
れ、マーキング検出装置6AによりセルC5のマーキング
“L"を検出すると、パス切替前のセルC1〜C5がパス切替
後のセルC6〜C10よりも先に出力されたとして、第４図
（ｊ）〜（ｌ）に示すように、マーキング検出装置6Aか
らスイッチ7dへ制御指令が送られ、バッファ7bに蓄積さ
れていたセルC6〜C10が読み出される。
ところで、同じパスを通過してきたセルC1〜C5もしく
はC6〜C10内では、セルの順序の入れ替えは生じない。
つまり、セル順序の入れ替えが生じるのは、パスの切替
を行なったときの前後のセルの間においてであり、パス
の切替に注目してセル順序保存制御を行なえばよい。本
発明は、これを利用したもので、前述のように、パス切
替前のセルC1〜C5がパス切替後のセルC6〜C10よりも先
に出力されるまで、パス切替後のセルC6〜C10を出力バ
ッファ７に一時的に蓄積するのである。
はC6〜C10内では、セルの順序の入れ替えは生じない。
つまり、セル順序の入れ替えが生じるのは、パスの切替
を行なったときの前後のセルの間においてであり、パス
の切替に注目してセル順序保存制御を行なえばよい。本
発明は、これを利用したもので、前述のように、パス切
替前のセルC1〜C5がパス切替後のセルC6〜C10よりも先
に出力されるまで、パス切替後のセルC6〜C10を出力バ
ッファ７に一時的に蓄積するのである。
これにより、本発明の実施例によれば、連続するセル
を順に送る際にセル入力途中でパス切替を行なっても、
従来のようにセル入力時刻スタンプ装置，時刻比較・セ
ル並べ替え装置あるいはセル入力順序スタンプ装置，順
序比較・セル並べ替え装置といった各種装置を用いるこ
となく、極めて簡素なハードウエア構成により確実にセ
ル順序を保存することができる。また、セル内に必要な
ビット数は、従来装置では数バイトであったのに対し
て、本発明では、わずか数ビットでよく伝送効率の向上
にも寄与する。
を順に送る際にセル入力途中でパス切替を行なっても、
従来のようにセル入力時刻スタンプ装置，時刻比較・セ
ル並べ替え装置あるいはセル入力順序スタンプ装置，順
序比較・セル並べ替え装置といった各種装置を用いるこ
となく、極めて簡素なハードウエア構成により確実にセ
ル順序を保存することができる。また、セル内に必要な
ビット数は、従来装置では数バイトであったのに対し
て、本発明では、わずか数ビットでよく伝送効率の向上
にも寄与する。
なお、実施例では、いずれも１入力線／出力線に1VCI
しか流れない場合について説明したが、１入力線／出力
線に複数のVCIが流れる場合には、各VCIごとにマーキン
グを行ない、各VCIごとに出力バッファ７を設ける構成
とすることにより、上述と同様の作用効果が得られる。
しか流れない場合について説明したが、１入力線／出力
線に複数のVCIが流れる場合には、各VCIごとにマーキン
グを行ない、各VCIごとに出力バッファ７を設ける構成
とすることにより、上述と同様の作用効果が得られる。
また、上述した実施例においても、万一、ATM交換網
１内にて、マーキング“L"を付加したセルが何らかの理
由で廃棄された場合には、出力バッファ７のバッファ7b
内に蓄積されたセルの送出がいつまでも行なわれなくな
るおそれがある。
１内にて、マーキング“L"を付加したセルが何らかの理
由で廃棄された場合には、出力バッファ７のバッファ7b
内に蓄積されたセルの送出がいつまでも行なわれなくな
るおそれがある。
これに対処すべく本発明では、マーキング検出装置6A
によりマーキング“Ｌ（パス切替情報）が検出されない
場合に、バッファ7bへの蓄積後所定時間が経過すると、
パス切替前のセルがパス切替後のセルよりも先に出力さ
れたことが確認されなくても、バッファ7bに蓄積された
パス切替後のセルを取り出すように制御する（請求項
２）。もしくは、マーキング検出装置6Aによりマーキン
グ“”（パス切替情報）が検出されない場合に、バッフ
ァ4,7bへのセル蓄積量が所定量を超えると（オーバーフ
ローを起しそうになると）、パス切替前のセルがパス切
替後のセルよりも先に出力されたことが確認されなくて
も、バッファ7bに蓄積されたパス切替後のセルを取り出
すように制御する（請求項３）。
によりマーキング“Ｌ（パス切替情報）が検出されない
場合に、バッファ7bへの蓄積後所定時間が経過すると、
パス切替前のセルがパス切替後のセルよりも先に出力さ
れたことが確認されなくても、バッファ7bに蓄積された
パス切替後のセルを取り出すように制御する（請求項
２）。もしくは、マーキング検出装置6Aによりマーキン
グ“”（パス切替情報）が検出されない場合に、バッフ
ァ4,7bへのセル蓄積量が所定量を超えると（オーバーフ
ローを起しそうになると）、パス切替前のセルがパス切
替後のセルよりも先に出力されたことが確認されなくて
も、バッファ7bに蓄積されたパス切替後のセルを取り出
すように制御する（請求項３）。
これにより、万一、ATM交換網１内にてマーキング
“L"を付加したセルが何らかの理由で廃棄されたとして
も、バッファ７内にセルが蓄積されたままになるのを防
止できる。
“L"を付加したセルが何らかの理由で廃棄されたとして
も、バッファ７内にセルが蓄積されたままになるのを防
止できる。
なお、上記実施例では、ATM交換網１において、入力
線および出力線がそれぞれ３本の場合について説明した
が、本発明はこれに限定されるものではない。
線および出力線がそれぞれ３本の場合について説明した
が、本発明はこれに限定されるものではない。
以上詳述したように、本発明のATM交換機におけるセ
ル順序保存制御装置（請求項１）によれば、パス切替前
のセルがパス切替後のセルよりも先に出力されるまで、
パス切替後のセルを出力側に設けられたセル一時蓄積手
段に一時的に蓄積するように構成したので、連続するセ
ルを順に送る際にセル入力途中でパス切替を行なって
も、極めて簡素なハードウエア構成で確実にセル順序を
保存できるほか、セル内に必要とする領域を最小限にで
き伝送効率の向上も実現できる利点がある。
ル順序保存制御装置（請求項１）によれば、パス切替前
のセルがパス切替後のセルよりも先に出力されるまで、
パス切替後のセルを出力側に設けられたセル一時蓄積手
段に一時的に蓄積するように構成したので、連続するセ
ルを順に送る際にセル入力途中でパス切替を行なって
も、極めて簡素なハードウエア構成で確実にセル順序を
保存できるほか、セル内に必要とする領域を最小限にで
き伝送効率の向上も実現できる利点がある。
また、本発明のATM交換機におけるセル順序保存制御
装置によれば、パス切替情報が検出されない場合におい
て、出力側に設けられたセル一時蓄積手段への蓄積後所
定時間が経過すると、パス切替前のセルがパス切替後の
セルよりも先に出力されたことが確認されなくても、出
力側に設けられたセル一時蓄積手段に蓄積されたパス切
替後のセルを取り出すように制御するか（請求項２）、
もしくは、出力側に設けられたセル一時蓄積手段へのセ
ル蓄積量が所定量を超えると、パス切替前のセルがパス
切替後のセルよりも先に出力されたことが確認されなく
ても、出力側に設けられたセル一時蓄積手段に蓄積され
たパス切替後のセルを取り出すように制御する（請求項
３）により、万一、ATM交換機内にてパス切替情報を付
加したセルが何らかの理由で廃棄されたとしても、出力
側に設けられたセル一時蓄積手段内にセルが蓄積された
ままになるのを防止できる。
装置によれば、パス切替情報が検出されない場合におい
て、出力側に設けられたセル一時蓄積手段への蓄積後所
定時間が経過すると、パス切替前のセルがパス切替後の
セルよりも先に出力されたことが確認されなくても、出
力側に設けられたセル一時蓄積手段に蓄積されたパス切
替後のセルを取り出すように制御するか（請求項２）、
もしくは、出力側に設けられたセル一時蓄積手段へのセ
ル蓄積量が所定量を超えると、パス切替前のセルがパス
切替後のセルよりも先に出力されたことが確認されなく
ても、出力側に設けられたセル一時蓄積手段に蓄積され
たパス切替後のセルを取り出すように制御する（請求項
３）により、万一、ATM交換機内にてパス切替情報を付
加したセルが何らかの理由で廃棄されたとしても、出力
側に設けられたセル一時蓄積手段内にセルが蓄積された
ままになるのを防止できる。
第１図は本発明の原理ブロック図、 第２図及び第３図はいずれも本発明の実施例を示すブロ
ック図、 第４図（ａ）〜（ｌ）は本実施例における出力バッファ
の動作例を説明する図、 第５図は一般的なATM交換網を示すブロック図、 第６図は単位スイッチの構成を示すブロック図、 第７図は従来のATM交換網におけるセル入れ替え状態を
説明する図である。 図において、 １はATM交換網（ATM交換機）、 ２−１〜２−３は入力線、 ３−１〜３−３は出力線、 5Aはマーキング装置、 6Aはマーキング検出装置、 ７は出力バッファ、 7a,7bはバッファ、 7c,7dはスイッチである。
ック図、 第４図（ａ）〜（ｌ）は本実施例における出力バッファ
の動作例を説明する図、 第５図は一般的なATM交換網を示すブロック図、 第６図は単位スイッチの構成を示すブロック図、 第７図は従来のATM交換網におけるセル入れ替え状態を
説明する図である。 図において、 １はATM交換網（ATM交換機）、 ２−１〜２−３は入力線、 ３−１〜３−３は出力線、 5Aはマーキング装置、 6Aはマーキング検出装置、 ７は出力バッファ、 7a,7bはバッファ、 7c,7dはスイッチである。
フロントページの続き (56)参考文献 特開 昭61−131940（ＪＰ，Ａ) 特開 昭61−228751（ＪＰ，Ａ) 特開 昭63−135039（ＪＰ，Ａ) 特開 平２−25134（ＪＰ，Ａ) 電子情報通信学会技術研究報告，ＣＳ 88−55 (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56
Claims (3)
- 【請求項１】複数の入力線と複数の出力線とを有し、入
力線から入る情報フィールドとヘッダーとからなるセル
を所要のパスに沿って所望の出力線へ出力するATM交換
機において、 パス切り換えの際に、パス切替直前のセルに、パス切替
情報を付加するパス切替情報付加手段と、 出力線側に設けられた、パス切替後のセルを一時的に蓄
積するセル一時蓄積手段と、 該パス切替情報に基づき、パス切替前のセルがパス切替
後のセルよりも先に出力されたことが確認されると、蓄
積されたパス切替後のセルを取り出すように制御するセ
ル取り出し制御手段とを特徴とする、ATM交換機におけ
るセル順序保存制御装置。 - 【請求項２】該パス切替情報が検出されない場合に、該
セル一時蓄積手段への蓄積後所定時間が経過すると、パ
ス切替前のセルがパス切替後のセルよりも先に出力され
たことが確認されなくても、該セル一時蓄積手段に蓄積
されたパス切替後のセルを取り出すように制御するセル
取り出し制御手段を設けることを特徴とする、請求項１
記載のATM交換機におけるセル順序保存制御装置。 - 【請求項３】該パス切替情報が検出されない場合に、該
セル一時蓄積手段へのセル蓄積量が所定量を超えると、
パス切替前のセルがパス切替後のセルよりも先に出力さ
れたことが確認されなくても、該セル一時蓄積手段に蓄
積されたパス切替後のセルを取り出すように制御するセ
ル取り出し制御手段を設けることを特徴とする、請求項
１記載のATM交換機におけるセル順序保存制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2618489A JP2770909B2 (ja) | 1989-02-03 | 1989-02-03 | Ａｔｍ交換機におけるセル順序保存制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2618489A JP2770909B2 (ja) | 1989-02-03 | 1989-02-03 | Ａｔｍ交換機におけるセル順序保存制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02206258A JPH02206258A (ja) | 1990-08-16 |
| JP2770909B2 true JP2770909B2 (ja) | 1998-07-02 |
Family
ID=12186420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2618489A Expired - Fee Related JP2770909B2 (ja) | 1989-02-03 | 1989-02-03 | Ａｔｍ交換機におけるセル順序保存制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770909B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0344243A (ja) * | 1989-07-12 | 1991-02-26 | Nec Corp | 通話路系切替制御方式 |
| JPH03104451A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 多段リンク交換システムのルート切替え方式 |
| CA2044718C (en) * | 1990-06-18 | 1998-07-28 | Katsumi Omuro | Rerouting and change-back systems for asynchronous transfer mode network |
| JPH1198191A (ja) | 1997-09-19 | 1999-04-09 | Nec Corp | Ｉｐスイッチ |
| US9722943B2 (en) * | 2012-12-17 | 2017-08-01 | Qualcomm Incorporated | Seamless switching for multihop hybrid networks |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131940A (ja) * | 1984-11-30 | 1986-06-19 | Toshiba Corp | バケツト転送方式 |
| JPH0777390B2 (ja) * | 1986-08-30 | 1995-08-16 | 日本電気株式会社 | 端末応答時間監視装置 |
| JPS63135039A (ja) * | 1986-11-26 | 1988-06-07 | Nippon Telegr & Teleph Corp <Ntt> | 待ち合わせ形スイツチ網の経路選択制御方法 |
| JP2770908B2 (ja) * | 1988-07-13 | 1998-07-02 | 富士通株式会社 | セル順序保存型通話路装置 |
-
1989
- 1989-02-03 JP JP2618489A patent/JP2770909B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会技術研究報告，ＣＳ８８−５５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02206258A (ja) | 1990-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072440A (en) | Self-routing switching system having dual self-routing switch module network structure | |
| US7756013B2 (en) | Packet switching system and method | |
| AU675302B2 (en) | Output-buffer switch for asynchronous transfer mode | |
| US6052376A (en) | Distributed buffering system for ATM switches | |
| EP0119105A2 (en) | Integrated circuit/packet switching system | |
| EP0498408B1 (en) | ATM exchange system with management cells | |
| JPH07202942A (ja) | パケット交換機 | |
| JP3151139B2 (ja) | マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置 | |
| JP2770909B2 (ja) | Ａｔｍ交換機におけるセル順序保存制御装置 | |
| JP2910770B2 (ja) | 自己ルーチング交換システム及び自己ルーチング交換システムの現用／予備切替え方法 | |
| JP2682434B2 (ja) | 出力バッファ型ａｔｍスイッチ | |
| JP2845588B2 (ja) | セル交換用バッファメモリ制御回路、および、該セル交換用バッファメモリ制御回路を具備するセル交換機、および、セル交換用バッファメモリの制御方法 | |
| JP2747305B2 (ja) | Ａｔｍ交換機 | |
| JP2899609B2 (ja) | セル送出装置 | |
| JP2857446B2 (ja) | Ａｔｍ交換機 | |
| JP2768762B2 (ja) | 交換機 | |
| JP3071762B2 (ja) | Ａｔｍ装置の無瞬断拡張システム、及びａｔｍスイッチ | |
| JPH05227210A (ja) | バッファ制御回路 | |
| JP2770908B2 (ja) | セル順序保存型通話路装置 | |
| JPH1168784A (ja) | セルスイッチ | |
| JP2734862B2 (ja) | Ａｔｍスイッチのセル順序整合方式 | |
| JP3656295B2 (ja) | Ａｔｍセル廃棄率低減方式 | |
| JP2802400B2 (ja) | 回線切換方式 | |
| JP2755402B2 (ja) | 自己ルーチング交換システムおよび非同期転送モード交換システム | |
| JP3074839B2 (ja) | セルトラヒック監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |