JPH02206258A - Ａｔｍ交換機におけるセル順序保存制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目　　　次］ 概　　　要 産業上の利用分野 従来の技術（第６，７図） 発明が解決しようとする課題（第８図）課題を解決する
ための手段（第１図） 作　　　用 実施例（第２〜５図） （ａ）第１実施例の説明（第２，３図）（ｂ）第２実施
例の説明（第４，５図）発明の効果 ［概　　要コ 複数の入力線と複数の出力線とを有し、入力線から入る
情報フィールドとヘッダーとからなるセルを所要のパス
に沿い所望の出力線へ出力するＡＴＭ交換網において、
セル順序を保存するためのセル順序保存制御方式に関し
、 連続するセルを順に送る際にセル入力途中でパス切替を
行なっても、簡素なハードウェア構成で且つセル内に必
要とする領域も最小限にしながら、確実にセル順序を保
存ことを目的とし、複数の入力線と複数の出力線とを有
し入力線がら入る情報フィールドとヘッダーとからなる
セルを所要のパスに沿））所望の出力線へ出力するＡＴ
Ｍ交換網において、パス切替直前のセルにパスを切り替
えた旨のパス切替情報を付加するとともに、パス切替後
のセルを一時的にバッファに’４Ｍしておき、パス切替
情報に基づきパス切替前のセルがパス切替後のセルより
も先に出力されたことが確認されるとバッファに蓄積さ
れたパス切替後のセルを取り出すように制御するように
構成する。

［産業上の利用分野コ 本発明は、複数の入力線と複数の出力線とを有し、入力
線から入る情報フィールドとヘッダーとからなるセルを
所要のパスに沿って所望の出力線へ出力するＡ　Ｔ　Ｍ
　［Ａｓｙｎｃｈｒｏｎｏｕｓ　Ｔｒａｎｓｆｅｒ　Ｍ
ｏｄｅ；ＡＴＭ（非同期転送モード）］交換網に関し、
特にかかるＡＴＭ交換網においてセル順序を保存するた
めのＡＴＭ交換網におけるセル順序保存制御方式に関す
る。

近年、広帯域ｌ５ＤＮの実現方式として、パケット交換
の帯域柔軟性と回線交換の時間透過性とを兼ねそなえた
。ＡＴＭを使ったＡＴＭ交換技術がＣＣＩＴＴで合意さ
れ、各機関で研究が盛んに行なわれている。

［従来の技術］ かかるＡＴＭ交換方式としては、例えば自己ルーティン
グ通話路を用いた第６図に示すような構成のものが提案
されている。この第６図に示す回路では、例えば３×３
単位自己ルーティングスイッチ（以下、単位自己ルーテ
ィングスイッチを単位スイッチということがある）が入
線側（Ｓ工、。

Ｓ１□＋ＳＺａ参照）、中間（Ｓｚｘ＋　５ｔａｙ　Ｓ
２３参照）、出線側（Ｓｉ０．Ｓ３２＋　Ｓ３３参照）
に各３個あり、１次リンクＬ工１．Ｌ□ｚ＋　Ｌよ、は
入線側スイッチＳ工、の３個の出力端を中間スイッチＳ
２□〜Ｓ　２３の各１番目の入力端へ接続し、１次リン
クＬ２□〜Ｌ２３゜Ｌｌ、〜Ｌ３３もこれに準する。２
次リンクＭ１１〜Ｍ　１３は、中間スイッチＳ２□の３
つの出力端を出線側の３個のスイッチＳ、□〜Ｓ３３の
各１番目の入力端へ接続し、２次リンクＭ２□〜Ｍ、、
、ＭｆｆＬ−Ｍ３゜もこれに準する。

この自己ルーティング通話路では、最初にＳ１１゜Ｓ２
□〜Ｓ　２３１　Ｓ３Ｌを設置しておくと、Ｓ□２とＳ
、２゜Ｓ　１３とＳ３３の設置は既設部分を何ら変更す
ることなく、単にＬ２□〜Ｌ２．、　Ｌ３□〜Ｌｏを図
示の如く結線するだけで行なうことができる。

また、例えば入線＃９を出線＃３へ導くパスはＳ工、と
Ｓ　２１とＳ３□、Ｓ　１３とＳ２□とＳ、い　Ｓ工、
とＳ２２とＳ　３１の３パスがあり、Ｓ工、とＳ３□間
のトラヒックをＳＱＬ〜Ｓ　２３へ分散させることがで
き、さらにＳ　２１にトラヒックが集中していて遅れが
でるような場合は、ＳａｔまたはＳ２３経由のパスに変
更すればよく、遅れを可及的に少なくすることができる
。

第７図は第６図の３×３の単位自己スイッチの構成例を
示す。Ｉｉ〜工、は制御情報検出回路、Ｄ８〜Ｄ３は情
報遅延回路、ＤＭ１〜ＤＭ３はデマルチプレクサ、ＤＥ
Ｃ２〜ＤＥＣ，は制御情報デコード回路、Ｆ工、〜Ｆｉ
ａはＦＩＦ○メモリ（先入れ先出し方式のメモリ）、Ｓ
Ｌ□〜ＳＬ、はセレクタ、Ｄ８１〜ＤＳ、はＦＩＦＯメ
モリＦ工、〜Ｆ工１．Ｆ２□〜Ｆ　！　３９　Ｆ　３１
〜Ｆ３３のリクエスト信号に１□〜に□３゜Ｋ２□〜に
、、、　Ｋ□１〜Ｋｏを受けてセレクタＳＬ１〜ＳＬ、
の制御を行なう回路である。

入力端＃１〜＃３に入る信号は前述の情報子制御情報（
セル）の形をしており、検出回路Ｉ工〜工。

はこの制御情報を抽出してから対応するデコード回路Ｄ
ＥＣ１〜ＤＥＣ３へ送る。この制御情報は、自己ルーテ
ィング通話路が３段構成であれば１段目用ＲＨ１，２段
目用ＲＨ，，３段目用ＲＨ，の３種あるから、検出回路
Ｔ工〜Ｉ、は当該自己ルーティングスイッチが第何段目
かにより該当する制御情報＋ＲＨを抽出する。

デコード回路ＤＥＣ工〜ＤＥＣ，は入力された制御情報
が出力端ｉ　　（１〜３）を示すものであれば、デマル
チプレクサを操作して当該ＦＩＦＯメモリＦＩＪに情報
を送る。例えば、入力＃１の制御情報が出力端＃２を示
すものであれば、デコード回路ＤＥＣ，はデマルチプレ
クサＤＭよを操作して入力＃１をＦａｘに入力する。

制御回路ＤＳ１はＦＩＦＯメモリＦｔｔ〜Ｆ工、に情報
が入ると、セレクタＳＬ□を操作してセルを出力＃１へ
送出する。他も同様である。

制御回路ＤＳ１は例えばＦＩＦＯメモリＦｉｊからのリ
クエスト信号Ｋｌｊを常時走査しており、リクエスト信
号Ｋｉｊが検出されると当該ＦＩＦＯメモリの内容をセ
レクタＳＬｉを通して出力させるように動作する。ある
いはリクエスト信号Ｋｉｊは割込みとして制御回路ＤＳ
ｌに入力し、割込みが入ると制御回路ＤＳｉは当該ＦＩ
ＦＯメモリの内容をセレクタを通して出力させる。

このように、ＡＴＭ交換のスイッチング網構成は入出力
間に複数のパスをもち、呼設定時に網はユーザから呼の
種別（トラヒック特性、所要品質等）の申告（制御情報
）を受け、それに基づきトラヒックの状況に応じた最適
パスの選択を行なっている。

［発明が解決しようとするｉｉ！１ｌＷ１コしかしなが
ら、セル統計多重を用いるＡＴＭ交換では、バースト情
報の重畳により、呼設定時のパス設定では予測できない
輻幀が生じる場合がある。

そこで、■セルごとにパスを切り替えて付加の分散を行
なったり、■輻幀が生じた（あるいは生じそうになった
）場合に輻轢の生じている（あるいは生じそうになった
）パスから他のパスへの切替（いわゆるパス再記＠）を
行なったりする方式が考えられている。

これらの方式はいずれもパスの切替を伴うが、パスの切
替を行なう際には、パス切替前とパス切替後とでパスの
セル通過遅延時間がそれぞれ異なるので、セル順序が保
存されなくなる場合があることが問題になる。例えば、
第８図に示すように、１０個連なるセルＣ工〜ｃ１゜を
順に送る際に、セルＣ１とＣ６との間でパスの切替を行
なうと、ＡＴＭ交換網（第６，７図に示すごとく構成さ
れたもの）１から出力されるセルの順序が、セル通過時
間の違いにより入力時と全く異なるものになってしまう
場合がある。なお、第８図中、符号２−１〜２−３はＡ
ＴＭ交換網１への入力線、３−１〜３−３はＡＴＭ交換
網１がらの出力線を示す。

セル順序を保存する手段としては、■スイッチング網入
力時にセル内に入力時刻情報をスタンプし出力部にてそ
の入力時刻情報に基づいて順序通りに並べ替えを行なう
手段や、■スイッチング網入力時にセル内に順序番号を
スタンプし出方部にてその順序番号に基づいて順序通り
に並べ替えを行なう手段などが考えられるが、いずれも
ハードウェア量が多く、またセル内に必要とする情報領
域が多く、スループットの低下を招くなどの課題がある
。

本発明は、このような課題を解決しようとするもので、
連続するセルを順に送る際にセル人方途中でパス切替を
行なっても、簡素なハードウェア構成で且つセル内に必
要とする領域も最小限にしながら、確実にセル順序を保
存できるようにした、ＡＴＭ交換網におけるセル順序保
存制御方式を提供することを目的とする。

［課題を解決するための手段］ 第１図は本発明の原理ブロック図である。

第１図において、１はＡＴＭ交換網（第６，７図に示す
ごとく構成されたもの）、２−１〜２−３はＡＴＭ交換
網１への入力線、３−１〜３−３はＡＴＭ交換網１から
の出力線、４は各入力線２−１〜２−３に設けられた入
力バッファ、５は各入力線２−１〜２−３において人力
バッファ４よりもＡＴＭ交換網１側に設けられたマーキ
ング装置、６は各出力＃ｌ３−１〜３−３に設けられた
マーキング検出装置である。

そして、マーキング装置５は、各入力線２−１〜２−３
から連続的に入ってくるセルのパスを切り替える際、パ
ス切替直前のセルに、最後尾であることを示すマーキン
グ（パスを切り替えた旨のパス切替情報）を付加するも
のである。入力バッファ４は、パス切替時に、パス切替
後のセルを一時的に蓄積するもので、マーキング検出装
置６により前述したマーキングを検出すると、入力バッ
ファ４に蓄積されたパス切替後のセルをＡＴＭ交換網１
に送出するようになっている。

なお、第１図においては、実線により入力線２−１〜２
−３側にバッファを設けた場合について説明しているが
、鎖線で示すように、出力線３−１〜３−３側に出力バ
ッファ７を設けてもよいにの場合、第１図における入力
バッファ４は省略される。そして、各出力バッファ７は
、パス切替時に、パス切替後のセルを一時的に蓄積しう
るもので、パス切替前のセルがすべて送出されたことが
、マーキング検出装置６Ａにてマーキング装置５Ａによ
るマーキングを検出することにより確認されると、パス
切替後のセルを出力線３−１〜３−３へ送出するもので
ある。

［作　　用］ 上述の構成により、各入力線２−１〜２−３に入力バッ
ファ４を設けた場合には、各入力線２−１〜２−３から
連続的に入ってくるセルのパスを切り替えると、マーキ
ング装置５により、パス切替直前のセルに、最後尾であ
ることを示すマーキング（パスを切り替えた旨のパス切
替情報）が付加されるとともに、パス切替後のセルが一
時的に入力バッファ４に蓄積される。そして、セルに付
加されたマーキングをマーキング検出装置６により検出
することにより、パス切替前のセルがＡＴＭ交換網１か
ら出力されたことを確認できるので。

この後、入力バッファ４に蓄積されたパス切替後のセル
を取り出すように、マーキング検出袋に６から入力バッ
ファ４へ制御指令を送り、パス切替後のセルが、ＡＴＭ
交換網１の所要のパスに沿って所望の出力線３−１〜３
−３へ出力される。

また、各出力線３−１〜３−３に出力バッファ７を設け
た場合には、各入力線２−１〜２−３からのセルのパス
を切り替えると、マーキング装置５Ａにより、パス切替
直前のセルにパスを切り替えた旨のパス切替情報が付加
される。そして、パス切替直前のセルがすべて出力バッ
ファ７から送出されたことが、パス切替情報をマーキン
グ検出装置６Ａにて検出することにより確認されるまで
、出力バッファ７には、パス切替後のセルが一時的に蓄
積される。マーキング検出袋［１Ｗ６Ａにて、パス切替
前のセルがパス切替後のセルよりも先に出力されたこと
が確認されると、出力バッファ７に蓄積されたパス切替
後のセルを取り出すように、マーキング検出装置６Ａか
ら出力バッファ７へ制御指令を送り、パス切替後のセル
が所望の出力線３−１〜３−３へ出力される。

［実施例コ 以下１図面を参照して本発明の詳細な説明する。

（ａ）第１実施例の説明 第２図は本発明の第１実施例を示すブロック図で、この
第２図において５１はＡＴＭ交換網で、このＡＴＭ交換
網１は、入力線２−１〜２−３から入る情報フィールド
とヘッダーとからなるセルを所要のパスに沿って、所望
の出力線３−１〜３−３へ出力するものである。そして
、各入力線２−１〜２−３には、入力バッファ４および
マーキング装置５が設けられるとともに、各出力線３−
１〜３−３には、マーキング検出装置６が設けられてい
る。

マーキング装置５は、各入力線２−１〜２−３から連続
的に入ってくるセルのパスを切り替える際、パス切替直
前のセルに、最後尾であることを示すマーキング″Ｌ′
″（パスを切り替えた旨のパス切替情報）を付加してＡ
ＴＭ交換網１へ送出するものである。マーキング検出装
置６は、各出力線３−１〜３−３からのセル出力時に、
マーキング装置５により付加されたマーキング／／Ｌ“
の有無を検出するものである。さらに、入力バッファ４
は、パス切替時に、パス切替後のセルを一時的に蓄積す
るもので、マーキング検出装置６によりマーキングＩＩ
　Ｌ”が検出されると、マーキング検出装［６からの制
御指令を受けて、入力バッファ４に蓄積されたパス切替
後のセルをＡＴＭ交換網１に送出するように制御される
ものである。

なお、マーキングｌｊＬ”に必要な情報ビット数は１ビ
ツトでよく、セル内の情報フィールドもしくは八ツダー
内に付加される。

上述の構成の装置により、実際に行なわれるセル順序保
存制御の具体例を第３図（ａ）〜（ｄ）にて説明する。

今、セルＣ□〜Ｃ１゜が、第３図（ａ）に示すように、
入力線２−１から入力されＡＴＭ交換網１を通じて所望
の出力線３−１へ送出される場合に、セルＣｓとＣ６ど
の間でパスの切替が行なわれたとする。このとき、第３
図（ｂ）、（Ｑ）に示すように、パス切替直前のセルＣ
ｓには、マーキング装置５により、最後尾であることを
示すマーキングｉｔ　Ｌ　ｐｐが付加されて、セルＣユ
〜ｃｓはそのままＡＴＭ交換網１へ入力される一方、セ
ルＣ５〜ｃ１゜は入力バッファ４に一時的に蓄積される
。

そして、セルＣ□〜Ｃ６がＡＴＭ交換網１を通過し所望
の出力線３−１へ出力され、マーキング検出装置６によ
りセルＣ９のマーキングＩＩ　Ｌ”を検出することによ
り、パス切替前のセル０１〜Ｃ６がパス切替後のセルＣ
６〜Ｃ工。よりも先に出力されたことが確認されると、
第３図（ｄ）に示すように、マーキング検出装置６から
入力バッファ４へ制御指令が送られ、セルＣ６〜Ｃ１゜
がＡＴＭ交換網１へ送出され所望の出力線３−１へ出力
される。

ところで、同じパスを通過してきたセル００〜Ｃ５もし
くはＣ５〜Ｃ工。内では、セルの順序の入れ替えは生じ
ない。つまり、セル順序の入れ替えが生じるのは、パス
の切替を行なったときの前後のセルの間においてであり
、パスの切替に注目してセル順序保存制御を行なえばよ
い。本発明の方式は、これを利用したもので、前述のよ
うに、パス切替前のセル０１〜Ｃ９がパス切替後のセル
Ｃ５〜Ｃ□。よりも先に出力されるまで、パス切替後の
セルＣ６〜Ｃ□。を入力バッファ４に一時的に蓄積する
のである。

これにより１本発明の第１実施例の方式によれば、連続
するセルを順に送る際にセル入力途中でパス切替を行な
っても、従来方式のようにセル入力時刻スタンプ装置１
時刻比較・セル並べ替え装置あるいはセル入力順序スタ
ンプ装置、順序比較・セル並べ替え装置といった各種装
置を用いることなく、極めて簡素なハードウェア構成に
より確実にセル順序を保存することができる。また、セ
ル内に必要なビット数は、従来方式では数バイ１〜であ
ったのに対して１木刀式では、わずか数ビットでよく伝
送効率の向上にも寄与する。

（ｂ）第２実施例の説明 次に、本発明の第２実施例の方式について説明する。第
４図は本発明の第２実施例を示すブロック図であり、こ
の第４図において既述の符号と同一のものは同一部分を
示すので、その説明は省略する。

第４図において、５Ａは各入力線２−１〜２−３に設け
られたマーキング装置で、このマーキング装［５Ａは、
各入力線２−１〜２−３から連続的に入ってくるセルの
パスを切り替える際、パス切替前のすべてのセルには前
半のパス（ルート１）を通過したことを示すマーキング
″■″を付加し、パス切替直前のセルに最後尾であるこ
とを示すマーキングＬ″（パスを切り替えた旨のパス切
替情報）を付加する一方、パス切替後のすべてのセルに
は後半のパス（ルート２）を通過したことを示すマーキ
ング■″を付加して、ＡＴＭ交換網１へ送出するもので
ある。

また、６Ａはマーキング装［５Ａにより付加されたマー
キングＬ”の有無を検出するマーキング検出装置（最後
尾セル検出装置）である。

さらに、７は各出力線３−１〜３−３に設けられた出力
バッファで、この出力バッファ７は、数セル分の２つの
バッファ７ａ、７ｂおよびスイッチ７ｃ、７ｄから構成
されている。ここで、スイッチ７ｃは、通過したセルの
マーキング″■″もしくは“■”をみてマーキング■”
を付加されたセルをバッファ７ａに書き込む一方、マー
キング″■”を付加されたセルをバッファ７ｂに書き込
むものである。また、スイッチ７ｄは、マーキング検出
袋［６Ａによりマーキング１１　Ｌ　Ｉ＋　（最後尾セ
ル）を検出されるまでは、バッファ７ａからセルを送出
し続ける一方、マーキングｕ　Ｌ　ｐｐを検出されると
、バッファ７ｂからセルを送出するように切り替えるも
のである。

なお、マーキング■”■”は、パス切替前のルートとパ
ス切替後のルートとを区別するためのものであり、具体
的なルート番号を示すものではない。よって、マーキン
グ″■″″■”は。

マーキングａｔ　Ｌ”と同様に、それに必要な情報ビッ
ト数は１ビツトでよく、セル内の情報フィールドもしく
はヘッダー内に付加される。

また、第４図中においては、入力線２−１．出力線３−
１に設けたマーキング装置１１５Ａ、マーキング検出装
置６Ａおよび出力バッファ７のみを図示しているが、他
の入力線２−２．２−３．出力線３−２．３−３にも同
様にマーキング装置５Ａ。

マーキング検出装置６Ａおよび出力バッファ７は設けら
れている。

上述の構成により、本発明の第２実施例では。

パスの切替が行なわれる前には、マーキング■”を付加
されたセルが、出力バッファ７内のバッファ７ａに書き
込まれていき、読み出しは、このバッファ７ａからのみ
行なわれる。そして、パスの切替が行なわれると、マー
キング■″を付加されたセルとマーキング■″を付加さ
れたセルとが混在してＡＴＭ交換網１から出力されるの
で。

マーキング■”を付加されたセルはバッフ、ア７ａに書
き込まれる一方、マーキング″■″を付加されたセルは
バッファ７ｂに書き込まれる。このとき、読み出しはバ
ッファ７ａからの読み出しを続ける。マーキング検出装
置６Ａにより、最後尾であることを示すマーキングＬ”
を付加されたセルが検出されると、パス切替前のセルが
パス切替後のセルよりも先に出力されたとして、マーキ
ング検出装置６Ａからスイッチ７ｄへ制御指令が送出さ
れ、読み出しをバッファ７ｂに切り替えて。

パス切替後のセルが所望の出力線３−１へ出力されるこ
とになる。

なお、パス切替時の順序保存制御終了後、すなわちバッ
フ７７ｂからマーキング″■″を付加されたセルが読み
出されている状態において、再び他のルートへパスの切
替を行なうには、マーキング″■″から■″へ、バッフ
ァ７ｂからバッファ７ａへの制御を行なえばよい。本方
式は、パス切替に対して何回でも対処可能である。

本発明の第２実施例によるセル順序保存制御の具体例を
第４図および第５図（ａ）〜（Ｑ）にて説明する。ここ
でも、第３図上同様にセルＣ工〜Ｃ工。

がＡＴＭ交換網１を通じて所望の出力線３−１へ送出さ
れる場合に、セルＣ３とＣ６との間でパスの切替が行な
われたとする。このとき、第４図に示すように、マーキ
ング装置５Ａにより、パス切替前のセルＣよ〜Ｃｓには
マーキング■″が付加され、パス切替後のセルＣ５−Ｃ
工。にはマーキング″■″が付加されるとともに、パス
切替直前のセルＣｓには最後尾であることを示すマーキ
ング“Ｌ″が付加されて、セル０１〜Ｃ□。はそのまま
ＡＴＭ交換網１へ入力され、ＡＴＭ交換網１を通過した
セル列は順序の入れ替えが生じている。

出力バッファ７においては、第５図（ａ）〜（ｃ）に示
すように、セルＣ工〜Ｃ１がマーキング■”を付加され
ているので、バッファ７ａに書き込まれるととももに、
これらのセル０１〜Ｃ１は蓄積されることなく読み出さ
れていく。そして、第５図（ｄ）に示すように、セルＣ
２についで出力されたセルＣ６にはマーキング″■″が
付加されているので、このセルＣＧは、バッファ７ｂに
書き込まれる。このときは、まだバッファ７ｂからの読
み出しは行なわず、セルＣ５はバッファ７ｂ内に一時的
に蓄積されることになる。以降同様にして、マーキング
″■″のセルとマーキング″■″のセルとが、第５図（
ｅ）〜（ｈ）に示すように、それぞれバッファ７ａ、７
ｂに書き込まれていく。読み出しはバッファ７ａから続
けて行なわれる。

そして、第５図（ｉ）に示すように、最後尾であること
を示すマーキングＩＩ　Ｌ　Ｉ＋を付加されたセルＣ９
が読み出され、マーキング検出装置６ＡによりセルＣ５
のマーキング′Ｌ”を検出すると、パス切替前のセルＣ
□〜Ｃ３がパス切替後のセルＣ１〜Ｃユ。よりも先に出
力されたとして、第５図（ｊ）〜（１２）に示すように
、マーキング検出装置１６Ａがらスイッチ７ｄへ制御指
令が送られ、バッファ７ｂに蓄積されていたセルＣ１〜
Ｃ１゜が読み出される。

このようにして、本発明の第２実施例の方式によっても
、前述した第１実施例と同様の効果が得られるのである
。

なお、上記の第１および第２実施例では、いずれも１人
力線／出力線にＩＶＣＩＬ、か流れない場合について説
明したが、１人力線／出力線に複数のＶＣＩが流れる場
合には、各ＶＣＩごとにマーキングを行ない、各ＶＣＩ
ごとに入力バッファ４もしくは出力バッファ７を設ける
構成とすることにより、上述と同様の作用効果が得られ
る。

また、上述した２つの実施例のいずれにおいても、万一
、ＡＴＭ交換網１内にて、マーキング“Ｌ”を付加した
セルが何らかの理由で廃棄された場合には、入力バッフ
ァ４もしくは出力バッファ７のバッファ７ｂ内に蓄積さ
れたセルの送出がいつまでも行なわれなくなるおそれが
ある。

これに対処すべく本発明では、マーキング検出装置６に
よりマーキングＩ（Ｌ“（パス切替情報）が検出されな
い場合に、バッファ４，７ｂへの蓄積役所定時間が経過
すると、パス切替前のセルがパス切替後のセルよりも先
に出力されたことが確認されなくても、バッファ４，７
ｂに蓄積されたパス切替後のセルを取り出すように制御
する（請求項２）。もしくは、マーキング検出装置６に
よりマーキングｔｔ　Ｌ　ｒｅ　（パス切替情報）が検
出されない場合に、バッファ４，７ｂへのセル蓄積量が
所定量を超えると（オーバーフローを起しそうになると
）、パス切替前のセルがパス切替後のセルよりも先に出
力されたことが確認されなくても、バッファ４，７ｂに
蓄積されたパス切替後のセルを取り出すように制御する
（請求項３）。

これにより、万一、ＡＴＭ交換、１１内にてマーキング
Ｌ　Ｉ＋を付加したセルが何らかの理由で廃棄されたと
しても、バッファ４，７内にセルが蓄積されたままにな
るのを防止できる。

なお、上記実施例では、ＡＴＭ交換網１において、入力
線および出力線がそれぞれ３本の場合について説明した
が、本発明の方式はこれに限定されるものではない。

［発明の効果］ 以上詳述したように、本発明のＡＴＭ交換網におけるセ
ル順序保存制御方式（請求項１）によれば、パス切替前
のセルがパス切替後のセルよりも先に出力されるまで、
パス切替後のセルをバッファに一時的に蓄積するように
構成したので、連続するセルを順に送る際にセル入力途
中でパス切替を行なっても、極めて簡素なハードウェア
構成で確実にセル順序を保存できるほか、セル内に必要
とする領域を最小限にでき伝送効率の向上も実現できる
利点がある。

また、本発明のＡＴＭ交換網におけるセル順序保存制御
方式によれば、パス切替情報が検出されない場合におい
て、バッファへの蓄積役所定時間が経過すると、パス切
替前のセルがパス切替後のセルよりも先に出力されたこ
とが確認されなくても、バッファに蓄積されたパス切替
後のセルを取り出すように制御するか（請求項２）、も
しくは。

バッファへのセル蓄積量が゛所定量を超えると、パス切
替前のセルがパス切替後のセルよりも先に出力されたこ
とが確認されなくても、バッファに蓄積されたパス切替
後のセルを取り出すように制御する（請求項３）により
、万一、ＡＴＭ交換網内にてパス切替情報を付加したセ
ルが何らかの理由で廃棄されたとしても、バッファ内に
セルが蓄積されたままになるのを防止できる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の第１実施例を示すブロック図、第３図
（ａ）〜（ｄ）は本発明の第１実施例の動作を説明する
図、 第４図は本発明の第２実施例を示すブロック図、第５図
（ａ）〜（Ｑ）は第２実施例における出力バッファの動
作例を説明する図、 第６図は一般的なＡＴＭ交換網を示すブロック図、 第７図は単位スイッチの構成を示すブロック図、第８図
は従来のＡＴＭ交換網におけるセル入れ替え状態を説明
する図である。 図において、 １はＡＴＭ交換網、 ２−１〜２−３は入力線。 ３−１〜３−３は出力線、 ４は入力バッファ、 ５．５Ａ・はマーキング装置、 ６．６Ａはマーキング検出装置、 ７は出カバソファ、 ７ａ、７ｂはバッファ、 ７ｃ、７ｄはスイッチである。 １〜−−ＡＴＭ女撲網 ２−１〜２−３−ｍ−入力線 ３−１〜Ｂ−３−一一黴１ａ −−−ＡＴＭ　を讃挿 ２−１〜２−３−一一入力糸策 ３−１〜３−３−一一ムカ楳 ７−−−黴１八−フ１ ．２ト５．耳１日月の、Ｉれ王１′口１．りｍ第１図 ／ｆ昨−享１実“唄竺Ｓ１を小す’７−Ｃ１〜／り凪第
２図 −ＣＩＪＭ ヰ 璧−・ 羽 ？　０ψ ＳＣＯの ５ｉｊ−−一草イ立自己ルーβデスイッチ単位スイッチ
ω債へを示すブロック図 答７図

Claims (3)

【特許請求の範囲】
1. （１）複数の入力線（２−１〜２−３）と複数の出力線
   （３−１〜３−３）とを有し、入力線（２−１〜２−３
   ）から入る情報フィールドとヘッダーとからなるセル（
   Ｃ＿１〜Ｃ＿１＿０）を所要のパスに沿って所望の出力
   線（３−１〜３−３）へ出力するＡＴＭ交換網（１）に
   おいて、 パス切替直前のセルに、パスを切り替えた旨のパス切替
   情報を付加するとともに、 パス切替後のセルを一時的にバッファ（４，７）に蓄積
   しておき、 該パス切替情報に基づき、パス切替前のセルがパス切替
   後のセルよりも先に出力されたことが確認されると、該
   バッファ（４，７）に蓄積されたパス切替後のセルを取
   り出すように制御することを特徴とする、ＡＴＭ交換網
   におけるセル順序保存制御方式。
2. （２）該パス切替情報が検出されない場合に、該バッフ
   ァ（４，７）への蓄積後所定時間が経過すると、パス切
   替前のセルがパス切替後のセルよりも先に出力されたこ
   とが確認されなくても、該バッファ（４，７）に蓄積さ
   れたパス切替後のセルを取り出すように制御することを
   特徴とする、請求項１記載のＡＴＭ交換網におけるセル
   順序保存制御方式。
3. （３）該パス切替情報が検出されない場合に、該バッフ
   ァ（４，７）へのセル蓄積量が所定量を超えると、パス
   切替前のセルがパス切替後のセルよりも先に出力された
   ことが確認されなくても、該バッファ（４，７）に蓄積
   されたパス切替後のセルを取り出すように制御すること
   を特徴とする、請求項１記載のＡＴＭ交換網におけるセ
   ル順序保存制御方式。