JPH03225952A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、集積度を低下させることなく静電破壊耐性を
向上させた半導体集積回路に関する。

（ロ）従来の技術 近年、高集積化された半導体集積回路において用いられ
るＭＯ３電界効果トランジスタ（以下、ＭＯＳ）ランジ
スタという。）の最小ゲート長は、１μｍ程度以下に微
細化されており、このような微細ＭＯＳトランジスタの
構造は、ホットキャリア耐性を向上させる為に低濃度不
純物領域と高濃度不純物領域とから成るドレインを具備
するいわゆるＬ　Ｄ　Ｄ　（Ｌｉｇｈｔｌｙ　Ｄｏｐｅ
ｄ　Ｄｒａｉｎ）構造が２ 用いられている。

第５図は、前記のＬＤＤ構造ＭＯ８）ランジスタによっ
て構成された従来のオーブンドレイン型の出力回路を示
しており、出力トランジスタ（１）と、制御回路（２）
と、出力端子（３）と出力トランジスタ（１）との間に
接続された保護用ダイオード（４）とから構成されてい
る。

また、第６図は、従来の入力回路を示しており、入力イ
ンバータ回路（１１）と、入力端子（１２）と入力イン
バータ回路（１１）との間に接続された保護用抵抗（１
３）及び保護用トランジスタ（１４）とから構成されて
いる。

（ハ〉発明が解決しようとする課題 上記従来例における出力回路及び入力回路の場合、高濃
度不純物領域のみから成るドレインを有するＭＯＳトラ
ンジスタ（以下ｃｏｎｖｅｎｔｉｏｎａｌ構造ＭＯＳト
ランジスタという。）によって構成きれた前記出力回路
及び入力回路と比較して著しく静電破壊耐性が低いとい
う欠点があった。

これは、ＬＤＤ構造ＭＯ８）ランジスタはゲート近傍に
低濃度不純物領域を設けることによってゲート近傍のド
レイン電界を緩和しホットキャリア効果を抑制する効果
を有するが、一方でドレイン耐圧を超えるサージ電圧が
印加され導通状態になった場合、高抵抗の低濃度不純物
領域にジュール熱が集中し、低濃度不純物領域と半導体
基板とで構成されるＰＮ接合が熱的破壊に至るためであ
る。

また、前記欠点を取り除くために出力回路及び入力回路
を全てｃｏｎｖｅｎｔｉｏｎａｌ構造ＭＯＳトランジス
タで構成した場合には、集積密度の低下とホットキャリ
ア耐性の劣化を招くという問題がある。

（ニ）課題を解決するための手段 本発明の半導体集積回路は前述の課題に鑑みてなされ、
低濃度不純物領域と高濃度不純物領域とから成るドレイ
ンを具備する第１のＭＯ８電界効果トランジスタと、高
濃度不純物領域から成るドレインを具備する第２のＭＯ
８電界効果トランジスタとを同一半導体基板上に備えて
おり、入力回路又は出力回路の保護回路が前記第２のＭ
Ｏ８電４− 界効果トランジスタで形成され、その他の回路構成が前
記第１のＭＯ８電界効果トランジスタで形成されている
構成を有する。

（＊）作用 本発明によれば、第１のＭＯＳトランジスタは低濃度不
純物領域と高濃度不純物領域とから成るドレインを具備
しているので、高ホットキャリア耐性を有するため微細
化に適しており、保護回路を除く回路構成を第１のＭＯ
８Ｉ−ランジスタで形成することにより実質的に半導体
集積回路の高集積化を阻害することがない。

一方、第２のＭＯＳトランジスタは低濃度不純物領域を
有しないためホットキャリア耐性は劣るが、静電破壊耐
性はより優れているので、保護回路については第２のＭ
ＯＳ）ランジスタで形成することにより、結果として半
導体集積回路の静電破壊耐性を向上できる。

したがって、本発明によれば半導体集積回路全体として
、集積度を低下させることなく静電破壊強度を向上させ
ることができる。

５− （へ）実施例 本発明に係る実施例を第１図乃至第４図を用いて以下に
説明する。

まず、第１図に示す如く第１のＭＯＳトランジスタ（２
１）と第２のＭＯＳトランジスタ〈２２）がＰ型シリコ
ンよりなる同一の半導体基板（２３）上に設けられてい
る。

第１のＭＯＳ）ランジスタ（２１）のソース・ドレイン
はＮ−領域（２４）とＮ＋領領域２５）とから成るいわ
ゆるＬＤＤ構造をなしており、−１第２のＭＯＳトラン
ジスタ（２２）のソース・ドレインは、第１のＭＯＳ）
ランジスタ（２１）においてＮ−領域を取り除いたＮ３
領域（２６）のみを有するｃｏｎｖｅｎｔｉｏｎａｌ構
造をなしている。

ここで、第２図に示す如く第１のＭＯＳトランジスタ（
３１）と第２のＭＯＳ）ランジスタ（３２）がＰ型シリ
コンより成る同一半導体基板（３３）上に設けられ、第
１のＭＯＳトランジスタ（３１）をＮ−領域（３４）内
にＮ４″領域（３５）を含むいわゆるＤ　Ｄ　Ｄ　（Ｄ
ｏｕｂｌｅＤｉｆｆｕｓｅｄ　Ｄｒａｉｎ）構造とし、
第２のＭＯＳトランジスタ（３２）のソース・ドレイン
は、第１のＭＯＳトランジスタ（３１）のＮ−領域を取
り除いたＮ１領域（３６）のみを有するｃｏｎｖｅｎｔ
ｉｏｎａｌ構造としてもよい。

第３図は本発明の構成によるオーブンドレイン型の出力
回路を示すものであり、出力トランジスタ（４１）とそ
の制御回路（４２）が第１のＭＯＳトランジスタ（２１
）で形成され、出力端子（４３）と出力トランジスタ（
４１）との間にドレインが接続され、ゲート及びソース
に接地電位ＶＳＳが印加されている保護用トランジスタ
（４４）が第２のＭＯＳトランジスタ（２２）で形成さ
れている構成を有する。

このような構成によれば、出力端子（４３）にサージ電
圧が印加され保護用トランジスタ＜４４〉のドレイン耐
圧を越えると、保護用トランジスタ（４４〉に電流が流
れ、出力トランジスタ（４１）を保護するものである。

ここで、一般に第２のＭＯＳ）ランジスタ（２２）は、
第１のＭＯＳトランジスタ（２１）に比べてドレイン耐
圧が低く、またＮ−層という高抵抗領域を有しないため
電流が流れても熱的破壊を− 起こしにくいという性質があり、保護用トランジスタ（
４４）として好適である。

一方、出力トランジスタ（４１）及びその制御回路（４
’）は第１のＭＯＳトランジスタ（２１）で形成されて
いるので、高集積化が可能である。

第４図は本発明の構成による入力回路を示すものであり
、入力インバータ回路り５１）が第１のＭＯＳトランジ
スタ（２１）で形成され、入力端子（５２）と入力イン
バータ回路（５１）との間に、入力抵抗（５３）を介し
て、ドレインが接続され、ゲート及びソースに接地電位
ＶＳＳが印加されている保護用トランジスタ（５４）が
第２のＭＯＳトランジスタ（２２）で形成されている構
成を有する。

このような構成によって高集積化と静電破壊耐性の向上
を同時に実現するものである。前述の実施例においては
、説明の便宜上ＮチャンネルＭＯＳトランジスタによる
構成を示したが、Ｐチャンネル半導体集積回路又はＣＭ
Ｏ３半導体集積回路へ適用してもよいことは言うまでも
ない。

ただし、Ｐチャンネルトランジスタの場合の保護用トラ
ンジスタの接続においては、ゲート及びソースに電源電
位Ｖ。０を印加するものである。

また、前記の第１のＭＯＳトランジスタ（２１）と第２
のＭＯＳトランジスタ（２２）を同一半導体基板上（２
３）に作製するには、Ｎ−層形成用のマスクにおいて第
１のＭＯＳトランジスタ（２１）領域にのみＮ−層のパ
ターンを形成すればよいので、製造工程を変更すること
なくきわめて容易になしうるものである。

（ト）発明の効果 本発明の半導体集積回路によれば、高集積化を阻害する
ことなく静電破壊耐性を向上させた半導体集積回路を製
造することができる。

【図面の簡単な説明】

第１図、第２図は本発明の実施例に用いられるＭＯＳト
ランジスタの断面図、第３図は本発明の一実施例におけ
る出力回路図、第４図は本発明の一実施例における入力
回路図、第５図は従来の出力回路図、第６図は従来の入
力回路図である。

Claims (3)

【特許請求の範囲】
1. （１）低濃度不純物領域と高濃度不純物領域とから成る
   ドレインを具備する第１のＭＯＳ電界効果トランジスタ
   と、 高濃度不純物領域から成るドレインを具備する第２のＭ
   ＯＳ電界効果トランジスタとを、同一半導体基板上に備
   えることを特徴とする半導体集積回路。
2. （２）出力トランジスタが前記第１のＭＯＳ電界効果ト
   ランジスタで形成され、出力端子と前記出力トランジス
   タとの間にドレインが接続され、ゲート及びソースに接
   地電位又は電源電位が印加されている保護用トランジス
   タが設けられ、該保護用トランジスタが前記第２のＭＯ
   Ｓ電界効果トランジスタで形成されていることを特徴と
   する請求項第１項記載の半導体集積回路。
3. （３）入力回路を構成するトランジスタが前記第１のＭ
   ＯＳ電界効果トランジスタで形成され、入力端子と前記
   入力回路との間にドレインが接続され、ゲート及びソー
   スに接地電位又は電源電位が印加されている保護用トラ
   ンジスタが設けられ、該保護用トランジスタが前記第２
   のＭＯＳ電界効果トランジスタで形成されていることを
   特徴とする請求項第１項記載の半導体集積回路。