JPH03222443A - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法

Info

Publication number
JPH03222443A
JPH03222443A JP2018406A JP1840690A JPH03222443A JP H03222443 A JPH03222443 A JP H03222443A JP 2018406 A JP2018406 A JP 2018406A JP 1840690 A JP1840690 A JP 1840690A JP H03222443 A JPH03222443 A JP H03222443A
Authority
JP
Japan
Prior art keywords
aluminum electrode
resin
semiconductor device
chip
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018406A
Other languages
English (en)
Inventor
Masahiko Nakabayashi
中林　昌彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2018406A priority Critical patent/JPH03222443A/ja
Publication of JPH03222443A publication Critical patent/JPH03222443A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は樹脂封止型半導体装置の製造方法に関し、特に
、塩素等を含有する封止樹脂を使用する樹脂封止型半導
体装置を製造するのに好適の樹脂封止型半導体装置の製
造方法に関する。
［従来の技術］ 第３図（ａ）乃至（Ｃ）は従来の樹脂封止型半導体装置
の製造方法を工程順に示す断面図である。
先ず、第３図（ａ）に示すように、リードフレーム３１
上にダイボンディングにより半導体チップ３２を搭載す
る。このリードフレーム３１の中央部には平坦なアイラ
ンドが端子形成部よりも下方に窪んで形成されていて、
このアイランド上にチップ３２の下面を接着する。また
、リードフレーム３１の縁部には端子３１ａが設けられ
ている。
この端子３１ａはリードフレーム３１のアイランドとの
接続部分が製造後に切断されてアイランドから電気的に
分離されるようになっている。一方、チップ３２の上面
にはチップ３２に電気的に接続されたアルミニウム電極
３３が所定位置に選択的に形成されている。
次に、第３図（ｂ）に示すように、端子３１ａとアルミ
ニウム電極３３との間に金ワイヤ等のボンティングワイ
ヤ３４を接続する。これにより、アルミニウム電極３３
及びワイヤ３４を介してチップ３２と端子３１ａとを電
気的に接続する。
次に、第３図（Ｃ）に示すように、チップ３２゜ワイヤ
３４及び端子３１ａを保護するために、射出成形により
チップ３２の周囲にエポキシ樹脂を固化させてエポキシ
樹脂層３５を形成することによりチップ３２を封止する
。このようにして樹脂封止型半導体装置を製造している
。
［発明が解決しようとする課題］ しかしながら、上述した従来の樹脂封止型半導体装置に
おいては、リードフレーム３１とエポキシ樹脂層３５と
の界面等のように密着性が悪い部分又はエポキシ樹脂層
３５の表面から、水分が内部に侵入すること゛がある。
そうすると、この水分中に含有するすｌ−ＩＪウム又は
樹脂層３５から溶は出す塩素等とアルミニウム電極３３
とが反応してアルミニウム電極３３が腐食してしまう。
これにより、アルミニウム電極３３とボンディングワイ
ヤ３４との接続が劣化して、この樹脂封止型半導体装置
に導通不良が発生するという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
アルミニウム電極の腐食による導通不良を防止すること
ができる樹脂封止型半導体装置の製造方法を提供するこ
とを目的とする。
［課題を解決するための手段］ 本発明に係る樹脂封止型半導体装置の製造方法は、リー
ドフレーム上に半導体チップを搭載するダイボンディン
グ工程と、前記半導体チ・ツブの表面に形成されたアル
ミニウム電極と前記リードフレームとをワイヤにより接
続するワイヤボンディング工程と、前記半導体チップの
表面に露出する前記アルミニウム電極の表面にアルミナ
被膜を形成する工程と、前記半導体チップを樹脂封止す
る工程とを有することを特徴とする。
［作用コ 本発明においては、ワイヤボンディング工程後に、電気
分解等の手段により半導体チ、ノブの表面に露出するア
ルミニウム電極の表面にアルミナ被膜を形成する。この
場合、例えば、半導体チップが搭載されボンディングワ
イヤが接続されたリードフレームを蓚酸水溶液等の電解
質溶液中に浸漬し、アルミニウム電極を陽極として前記
電解質溶液と前記アルミニウム電極との間に電流を流す
ことにより、前記アルミニウム電極の表面にアルミナ被
膜を形成することができる。このように電解質溶液中に
浸漬した状態で陽極となるアルミニウム電極の表面を酸
化してアルミナ被膜を形成するので、少なくとも半導体
チップの表面に露出するアルミニウム電極の表面にはア
ルミナ被膜が形成されて、アルミニウム電極自体に優れ
た防蝕性が得られる。
従って、半導体チップを樹脂封止した後に、この樹脂封
止型半導体装置内に水分が侵入しても、アルミニウム電
極の表面がアルミナ被膜により被覆されているので、こ
のアルミニウム電極が水分中のナトリウム又は封止樹脂
から溶は出す塩素等と反応して腐食することがない。こ
れにより、アルミニウム電極の腐食によって樹脂封止型
半導体装置に導通不良が発生することを防止できる。
［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。
第１図（ａ）及び（ｂ）は本発明の第１の実施例に係る
樹脂封止型半導体装置の製造方法を工程順に示す断面図
である。
先ず、第１図（ａ）に示すように、リードフレーム１上
に半導体チップ２をダイボンディングする。このリード
フレーム１の中央部には平坦なアイランドが縁部の端子
形成部より下方に窪んで形成されていて、このアイラン
ド上にチップ２の下面を接着する。また、リードフレー
ム１の縁部には端子１ａが設けられている。この端子１
ａはリードフレーム１との接続部分が製造後に切断され
てリードフレーム１から電気的に分離されるようになっ
ている。
チップ２は、以下のように構成されている。素子形成さ
れたｐ型半導体基板３上には層間絶縁膜４を介してアル
ミニウム配線５（下層）が所定のパターンで形成されて
おり、更に層間絶縁膜４を介してアルミニウム配線６（
上層）が所定のパターンで形成されている。配線５及び
配線６は層間絶縁膜４に形成されたコンタクト孔を介し
て電気的に接続され、配線６の一部はチップ２上面にて
露出してアルミニウム電極６ａを構成している。
次に、端子１ａとアルミニウム電極６ａとの間にボンデ
ィングワイヤ７を接続してチップ２と端子１ａとを電気
的に接続する。
次に、容器８内に貯留された蓚酸水溶液９中に、チップ
２が搭載されたリードフレーム１を浸漬した後に、この
容器８の外部に設けられた直流電源１０に接続された正
電極１１を端子１ａに接続し、負電極１２を蓚酸水溶液
θ中に浸漬する。これにより、直流電源１０から負電極
１２、蓚酸水溶液９、電極６ａ１ワイヤ７、端子１ａ及
び正電極１１に至る電流回路が形成されるので、陽極と
なるアルミニウム電極６ａの表面にてアルミニウムと蓚
酸とが反応して、アルミニウム電極６ａの表面にアルミ
ナ被膜１３が形成される。
次に、第１図（ｂ）に示すように、チップ２、ワイヤ７
及び端子１ａを保護するために、射出成形によりチップ
３の周囲にエポキシ樹脂を固化させてエポキシ樹脂層１
４を形成することによりチップ２を封止する。このよう
にして樹脂封止型半導体装置を製造する。
本実施例によれば、蓚酸水溶液９中にチップ２を浸漬し
ているので、少なくともチップ２の表面に露出するアル
ミニウム電極６ａの表面にはアルミナ被［１３が形成さ
れる。このため、アルミニウム電極６ａ自体に優れた防
蝕性が得られるので、アルミニウム電極６ａの腐食を防
止でき、樹脂封止型半導体装置の導通不良を防止するこ
とができる。
第２図は本発明の第２の実施例に係る樹脂封止型半導体
装置の製造方法を示す断面図である。なお、第２図にお
いて第１図（ａ）乃至（ｃ）と同一物には同一符号を付
してその部分の詳細な説明は省略する。
先ず、第２図に示すように、リードフレーム１のアイラ
ンド上に半導体チップ２０の下面を接着する。
このチップ２０は以下のように構成されている。
ｐ型半導体基板２３上の表面にはｎ型半導体領域２４が
選択的に層成されている。このｎ型半導体領域２４上に
はアルミニウム電極２５が選択的に形成されている。ま
た、このｐ型半導体基板２３の全面には絶縁膜２６が被
着されており、アルミニウム電極２５上の絶縁膜２６が
選択的に除去されている。
次に、蓚酸水溶液９中に、チップ２０が搭載されたリー
ドフレーム１を浸漬した後に、正電極１１をリードフレ
ーム１に接続し、負電極１２を蓚酸水溶液９中に浸漬す
る。これにより、直流電源１０から負電源１２、蓚酸水
溶液９、電極２５、ｎ型半導体領域２４、ｐ型半導体基
板２３及び正電極１１に至る電流回路が形成されるので
、陽極となるアルミニウム電極２５の表面にてアルミニ
ウムと蓚酸とが反応して、アルミニウム電極２５の表面
にアルミナ被１１１！２７が形成される。
本実施例は、チップ２０の表面上にワイヤボンディング
されないアルミニウム電極２５が形成されている場合に
を効である。この場合には、第１の実施例と異なリボン
ディングワイヤを介して電流経路を形成することができ
ない。しかしながら、本実施例のように、アルミニウム
電極２５の直下のｐ型半導体基板２３の表面にｎ型半導
体領域２４を設け、正電極１１をリードフレーム１に接
続することにより、アルミニウム電極２５を陽極とする
電流回路を形成することができる。これにより、第１の
実施例と同様にして、アルミニウム電極２５の表面をア
ルミナ被膜２７で被覆することができる。
［発明の効果コ 以上説明したように本発明によれば、ワイヤボンディン
グ工程後において半導体チップの表面に露出するアルミ
ニウム電極の表面に、電気分解等の手段によりアルミナ
被膜を形成するから、アルミニウム電極の防蝕性が向上
する。このため、樹脂封止型半導体装置内に水分が侵入
しても、アルミニウム電極が腐食することを防止できる
。
従って、本発明に係る樹脂封止型半導体装置はアルミニ
ウム電極の腐食により導通不良が発生することを防止で
きる。
【図面の簡単な説明】
第１図（ａ）及び（ｂ、３は本発明の第１の実施例に係
る樹脂封止型半導体装置の製造方法を工程順に示す断面
図、第２図は本発明の第２の実施例に係る樹脂封止型半
導体装置の製造方法を示す断面図、第３図（ａ）乃至（
ｃ）は従来の樹脂封止型半導体装置の製造方法を工程順
に示す断面図である。 １．３１；リードフレーム、ｌａ、３１ａ；端子、２，
２０，３２；半導体チップ、３．２３；ｐ型半導体基板
、４；層間絶縁膜、５，８；アルミニウム配線、８．ａ
＋　　２５．３３　；アルミニウム電極、７，３４；ポ
ンディングワイヤ、８：容器、９；蓚酸水溶液、１０；
直流電源、１１；正電極、１２；負電極、１３．２７；
アルミナ被膜、１４゜３５；エポキシ樹脂層、２４　：
　ｎ型半導体領域、２θ：絶縁膜

Claims (1)

    【特許請求の範囲】
  1. （１）リードフレーム上に半導体チップを搭載するダイ
    ボンディング工程と、前記半導体チップの表面に形成さ
    れたアルミニウム電極と前記リードフレームとをワイヤ
    により接続するワイヤボンディング工程と、前記半導体
    チップの表面に露出する前記アルミニウム電極の表面に
    アルミナ被膜を形成する工程と、前記半導体チップを樹
    脂封止する工程とを有することを特徴とする樹脂封止型
    半導体装置の製造方法。
JP2018406A 1990-01-29 1990-01-29 樹脂封止型半導体装置の製造方法 Pending JPH03222443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018406A JPH03222443A (ja) 1990-01-29 1990-01-29 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018406A JPH03222443A (ja) 1990-01-29 1990-01-29 樹脂封止型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03222443A true JPH03222443A (ja) 1991-10-01

Family

ID=11970790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018406A Pending JPH03222443A (ja) 1990-01-29 1990-01-29 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03222443A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1289133A1 (en) * 2001-01-30 2003-03-05 Matsushita Electric Industrial Co., Ltd. Saw device and method for manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1289133A1 (en) * 2001-01-30 2003-03-05 Matsushita Electric Industrial Co., Ltd. Saw device and method for manufacture thereof
EP1289133A4 (en) * 2001-01-30 2005-03-30 Matsushita Electric Ind Co Ltd SAW DEVICE AND METHOD FOR THE PRODUCTION THEREOF
US6998687B2 (en) 2001-01-30 2006-02-14 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave (SAW) device

Similar Documents

Publication Publication Date Title
CN207781575U (zh) 经封装的电子装置
JP3964205B2 (ja) 半導体装置パッケージの組立方法
JP3169919B2 (ja) ボールグリッドアレイ型半導体装置及びその製造方法
US7786567B2 (en) Substrate for electrical device and methods for making the same
US20010042915A1 (en) Packages having flash-proof structure and method for manufacturing the same
JPH02201948A (ja) 半導体装置パッケージ
US7125750B2 (en) Leadframe with enhanced encapsulation adhesion
US5606204A (en) Resin-sealed semiconductor device
JPH03222443A (ja) 樹脂封止型半導体装置の製造方法
JP3056079B2 (ja) チップ型固体電解コンデンサ
JPS6086851A (ja) 樹脂封止型半導体装置
JPH08264596A (ja) 半導体装置
JPH02113533A (ja) 半導体装置
US11569179B2 (en) Package structure including an outer lead portion and an inner lead portion and method for manufacturing package structure
JP2002280408A (ja) 半導体装置
JP2003318346A (ja) 樹脂封止型半導体装置およびその製造方法
JP2511148Y2 (ja) 光結合素子
JPS63179538A (ja) 半導体装置の製造方法
KR100201389B1 (ko) 반도체 패키지
TW202320243A (zh) 導線框架及其製造方法
JPS635238Y2 (ja)
JP2001358254A (ja) 半導体装置及びその製造方法
JPH11150208A (ja) 半導体素子の実装方法
JPS6394640A (ja) 半導体素子の製造方法
TWI388040B (zh) 具散熱片之半導體封裝結構及其製造方法