JPH03219618A - 描画方法と描画装置 - Google Patents

描画方法と描画装置

Info

Publication number
JPH03219618A
JPH03219618A JP2015175A JP1517590A JPH03219618A JP H03219618 A JPH03219618 A JP H03219618A JP 2015175 A JP2015175 A JP 2015175A JP 1517590 A JP1517590 A JP 1517590A JP H03219618 A JPH03219618 A JP H03219618A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
pattern
cleavage
cross
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015175A
Other languages
English (en)
Inventor
Masaaki Takizawa
正明 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2015175A priority Critical patent/JPH03219618A/ja
Publication of JPH03219618A publication Critical patent/JPH03219618A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。
産業上の利用分野 発明の概要 背景技術[第4図] 発明が解決しようとする問題点[第5図コ問題点を解決
するための手段 作用[第3図] 実施例[第1図乃至第3図] 発明の効果 (A、産業上の利用分野) 本発明は描画方法と描画装置、特に所定のパターンを半
導体ウェハの表面に描画する描画方法とそれに用いる描
画装置に関する。
(B、発明の概要) 本発明は、上記の描画方法と描画装置において、 襞間によって半導体素子の同じ形状の繰返しにおける異
なる部分の断面が現われるようにするため、 パターンをその基本となる方向と上記半導体ウェハの劈
開面とが角度を成すように描画するものである。
(C,背景技術)[第4図] LSI、ICの開発、試作そして製造の段階で素子の各
部分に異常がないかどうかをチエツクする必要がある。
そして、そのチエツクは、チエツクしようとする部分の
断面を例えばSEM(走査型電子顕微鏡)で観察するこ
とによって行う。そのチエツクしようとする部分を断面
に現われるようにする方法として従来行われていたのは
、サンプルをいくつか用意してそれを手で襞間し、偶然
に観察したい部分が劈開面に現われたサンプルをSEM
で観察するという方法か、微細な断面を任意の場所に形
成することができるFIB(Focused Ion 
Beam)装置等の特殊な装置を用いて欲する部分に断
面を形成し、それをSEMで観察するという方法である
尚、第5図は半導体ウェハを示す平面図であり、図面に
おいて、1はシリコン半導体ウェハで、その主面は例え
ば(100)面である。3はオリエンテーションフラッ
ト、4は該オリエンテーションフラットに対して垂直な
方向で、この方向の面(011)で襞間し易い。そこで
この方向4を襞間方向ということにする。6はパターン
(第4図では図示せず。尚、第5図でご(一部を拡大し
て示す)の一つの基本的方向で、他の基本的方向はそれ
6と直角方向であるが、本願明細書においてはそのうち
の襞間方向と平行になるべき方の基本的方向をもってパ
ターンの基本方向ということとする。
ところで、このパターンの基本方向6は従来においては
剪開面4と平行にされていた。
(D、発明が解決しようとする問題点)[第5図] ところで、サンプルを手で襞間して断面をSEMで観察
するという方法によれば、観察しようとする部分が劈開
面に断面として現われるか否かが偶然によって決まるの
で、何枚ものサンプルを用意しなければ観察できないと
いう問題がある。
この問題について第5図に従って具体的に説明すると次
のとおりである。第5図はフォトリソグラフィ技術によ
り表面部がバターニングされた半導体ウェハのパターン
を示す拡大平面図である。
IC%LSIにおいてパターンは第5図に示すように同
じ形状が繰返される場合が多い。そして、繰返される形
状のどの部分の断面構造はどのようになりがちであるか
を把握することは研究、開発、製品の品質管理上非常に
重要である。
ところで、例えば第5図における同じ形状の繰返しにお
けるaの部分の断面形状を観察しようとする場合、A−
A線に沿って襞間する必要があるが、必ずしも思ったと
おりに襞間できず、例えばB−B線に沿って襞間されて
しまうというようなことになる。というのは、A−A線
とB−B線とは数μmから数十μm程度の僅かな差しか
なく手でコントロールできるものではないが、しかし素
子の観察という観点から見ると全く異なった場所なので
ある。従って、どうしてもaの部分を観察したい場合、
従来においてはいくつものサンプルを偶然A−A線で襞
間されるまでサンプルの襞間をし続けなければならなか
った。これは時間もかかるし、多(のサンプルを観察の
ために用意しなければならず多くの無駄を生じるのであ
る。
また、FIB装置等の特殊の装置を用いて欲する部分に
断面を形成してSEMで観察するという方法によれば、
断面を形成するに必要な装置が特殊なものだけに高価格
であり、そのことがコスト増の要因となるし、また欲す
る部分に断面を形成するに要する時間も20分乃至2時
間程度と相当に長い。
本発明はこのような問題点を解決すべ(為されたもので
あり、1回の襞間によって半導体素子の同じ形状の繰返
しにおける異なる部分の断面が現われるようにすること
を目的とする。
(E、問題点を解決するための手段) 本発明は上記問題点を解決するため、パターンをその基
本となる方向と上記半導体ウェハの劈開面とが角度を成
すように半導体ウェハに描画するようにしたことを特徴
とする。
(F、作用)[第3図コ 本発明によれば、パターンがその基本となる方向と半導
体ウェハの劈開面とで角度を成すように半導体ウニへ表
面に描画されるので、第3図に示すように断面に同じ形
状の繰返しにおける異なる部分が現われる。従って、そ
のうちから欲する部分を選んで観察すれば良く、欲する
部分が現われるまでサンプルを数多く襞間することは必
要ではない。
即ち、一般にLSI等のパターンは主として襞間4の方
向(そしてオリエンテーションフラット3の方向)に対
して平行、直角を成す直線で構成されている(45度を
成す直線も多い場合がある)。そして、パターンは同じ
形状の繰返しによって構成されるのが普通であるが、本
発明によれば、パターンの基本方向に対して襞間方向が
ある角度をなすようにするので、第3図に示すように同
じ形状の繰返しにおける異なる部分が1つの劈開面に断
面として現われるようにできるのである。
(G、実施例)[第1図乃至第3図] 以下、本発明描画方法と描画装置を図示実施例に従って
詳細に説明する。
第1図は本発明描画装置を縮小投影露光装置に適用した
実施例を示す構成図である。同図において、7は光源、
8は該光源7から出射された露光用光線を集束するコン
デンサレンズ、9は後述する半導体ウェハの表面に縮小
投影されるパターンが形成されたレチクル、10は該レ
チクル9から出射された光を縮小投影のために集光する
縮小投影レンズ、11は半導体ウェハ12を載置するス
テージ、13はITVカメラ、14はレチクルアライメ
ント光学系、15はステップモニタ光学系、16はレー
ザ、17.17.17はウニハアライメント光学系、1
8はオートフォーカス検出系、19はX軸干渉系、20
はX軸干渉系、21はITVカメラ、22はステージ駆
動系、23は上記ステージ11表面に形成された基準マ
ークである。
本縮小投影装置は、ステップアンドリピートによって1
チツプあるいは複数チップ毎に半導体ウェハ12表面の
レジスト膜に対してレチクル9を介して露光するように
なっており、レチクル9と半導体ウェハ12との間の位
置合せは自動制御系により自動的に行われるようになっ
ている。
ところで、サンプル用の半導体装置を製造する場合には
第3図に示すようにパターンの基本となる方向6が半導
体ウェハ12の何間方向4と一致する方向からθ(例え
ば1乃至100mrad)回転させた向きに位置合せす
るようになっている。
従って、サンプル用の半導体装置を製造する場合には、
レチクル9によってパターンが、その基本となる方向6
が半導体ウェハ12の襞間方向4に角度θ傾いた向きで
半導体ウェハlに転写され、そのパターンに従ってエツ
チング等の工程が行われることになる。
依って、観察に必要な工程を終えて半導体ウェハ12を
襞間すると、劈開面には同じ形状の繰返しにおける異な
る部分が断面として現われ、そのうち欲する部分、例え
ばaの部分をSEM等によって観察すれば良いことにな
る。勿論、従来のように多数のサンプルを用意して観察
したい部分の断面が劈開面に現われるまでサンプルを次
々と勇関し続けることは必要ではないし、観察したい部
分の断面が劈開面に現われるようにするのに長い時間を
要しない。
尚、縮小投影露光装置に、サンプル用半導体装置をつく
る場合にレチクルと半導体ウェハとの位置関係をθだけ
回転させるという機能を与えるようにするのではなく、
レチクルとしてパターンを本来の向きからθだけ回転し
た向きに形成したものを用いるようにしても良い。この
ようにすれば、普通の縮小投影露光装置によってパター
ンがその基本となる方向6と半導体ウェハ12′の襞開
方向4とでθの角度を成すように半導体ウェハ12に転
写されるようにすることができるからである。
即ち、レチクルと半導体ウェハとはレチクルに形成され
た位置合せマークと半導体ウェハ側の位置合せマークと
位置関係を合せることによって位置合せが為される。そ
こで、パターンの位置合せマークに対する位置関係が普
通の場合よりもθだけ回転したものをサンプル製造専用
レチクルとして用いることとするのである。すると、や
はり第3図に示すようにパターンが基本となる方向6が
襞間方向4に対して角度θを成すように転写されるよう
にできるのである。
尚、本発明は電子線による描画方法及び電子線描画装置
にも適用することができる。電子線描画装置は半導体ウ
ェハの表面に塗布したレジスト膜の露光にも用いること
ができるし、また半導体ウニへ表面を直接加工するのに
も用いることができる。更には、マスクの描画にも用い
ることができる。
そして、電子線描画装置によって半導体ウェハの表面に
描画する場合、あるいはマスクに描画をする場合におい
て、半導体ウェハあるいはマスクを普通に位置合せがな
された向きから更にθ回転させるとか、電子ビームの行
路中に磁場を生ぜしめて電子ビームの進む経路を曲げる
ことによりパターンを回転するという方法によってパタ
ーンの基本となる方向が半導体ウェハの襞間に対しであ
る角度θ傾(ようにすることができる。
尚、本願明細書において、描画はマスクを転写すること
によりパターニングする場合と、電子線描画装置により
一筆書き的にバターニングする場合の両者を包含する。
(H,発明の効果) 以上に述べたように、本発明は、パターンをその基本と
なる方向と上記半導体ウニへの劈開面とが角度を成すよ
うに描画するようにしたことを特徴とするものである。
従って、本発明によれば、パターンがその基本となる方
向と半導体ウニへの劈開面とで角度を成すように半導体
ウニへ表面に投影されるので、第3図に示すように断面
に同じ形状の繰返しにおける異なる部分が現われる。従
って、そのうちから欲する部分を選んで観察すれば良く
、欲する部分が現われるまでサンプルを数多く襞間する
必要はない。
6・・・パターンの基本方向。
【図面の簡単な説明】
第1図乃至第3図は本発明の一つの実施例を説明するた
めのもので、第1図は描画装置の一例を示す構成図、第
2図は半導体ウニへの平面図、第3図はパターンを示す
拡大平面図、第4図は背景技術を示す半導体ウェハの平
面図、第5図は発明が解決しようとする問題点を説明す
るためのパターンを示す拡大平面図である。 符号の説明 1・・・半導体ウェハ、 4・・・襞間方向、 −寸口 !(

Claims (2)

    【特許請求の範囲】
  1. (1)所定のパターンを半導体ウェハの表面に描画する
    描画方法において、 上記パターンをその基本となる方向と上記半導体ウェハ
    の劈開面とが角度を成すように描画することを特徴とす
    る描画方法
  2. (2)所定のパターンを半導体ウェハの表面に描画する
    描画装置において、 上記パターンを、その基本となる方向と上記半導体ウェ
    ハの劈開面とが一致した状態から適宜回転させることが
    できるようにしてなる ことを特徴とする描画装置
JP2015175A 1990-01-24 1990-01-24 描画方法と描画装置 Pending JPH03219618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015175A JPH03219618A (ja) 1990-01-24 1990-01-24 描画方法と描画装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015175A JPH03219618A (ja) 1990-01-24 1990-01-24 描画方法と描画装置

Publications (1)

Publication Number Publication Date
JPH03219618A true JPH03219618A (ja) 1991-09-27

Family

ID=11881476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015175A Pending JPH03219618A (ja) 1990-01-24 1990-01-24 描画方法と描画装置

Country Status (1)

Country Link
JP (1) JPH03219618A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1195352A1 (en) * 2000-10-09 2002-04-10 Interuniversitair Micro-Elektronica Centrum A method for producing micromachined devices and devices obtained thereof
US6740542B2 (en) 2000-10-09 2004-05-25 Interuniversitair Microelektronica Centrum Method for producing micromachined devices and devices obtained thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1195352A1 (en) * 2000-10-09 2002-04-10 Interuniversitair Micro-Elektronica Centrum A method for producing micromachined devices and devices obtained thereof
US6740542B2 (en) 2000-10-09 2004-05-25 Interuniversitair Microelektronica Centrum Method for producing micromachined devices and devices obtained thereof

Similar Documents

Publication Publication Date Title
JP2004519850A (ja) デュアルレチクルイメージを露光する方法および装置
US7148138B2 (en) Method of forming contact hole and method of manufacturing semiconductor device
JPH06124872A (ja) 像形成方法及び該方法を用いて半導体装置を製造する方法
TWI295479B (en) A novel wafer repair method using direct-writing
JP2008185970A (ja) パターンの形成方法、電子デバイスの製造方法および電子デバイス
KR20180025276A (ko) Euv 리소그래피용 리소그래픽 마스크
JPS6310520A (ja) 露光装置および露光方法
JPH03219618A (ja) 描画方法と描画装置
EP0459737A2 (en) Reticle for a reduced projection exposure apparatus
JPH0547626A (ja) 像投影方法及びそれを用いた半導体デバイスの製造方法
JP2000021714A (ja) 露光方法および装置、ならびにデバイス製造方法
JPH01258419A (ja) パターン形成方法
US6256085B1 (en) Exposure apparatus
JPS6358825A (ja) パタ−ン形成方法
WO2000025351A1 (en) Method and device for producing mask
JPH10213896A (ja) レチクル
JPS5839015A (ja) 半導体装置の製造方法
JP2005195877A (ja) レチクル及び半導体装置の製造方法
JP2003031479A (ja) 露光方法、マスク
JPS60159747A (ja) レチクルマスクの製造方法
JPH04267537A (ja) 露光方法及び半導体素子の製造方法
JPH02234411A (ja) 投影露光装置
JP2000305276A (ja) 露光方法および装置
JP2005197453A (ja) レチクルとそれを用いた半導体装置の製造方法及び半導体装置
JP2987899B2 (ja) 位置合わせ方法