JPH03211814A - 半導体製造方法 - Google Patents
半導体製造方法Info
- Publication number
- JPH03211814A JPH03211814A JP2007469A JP746990A JPH03211814A JP H03211814 A JPH03211814 A JP H03211814A JP 2007469 A JP2007469 A JP 2007469A JP 746990 A JP746990 A JP 746990A JP H03211814 A JPH03211814 A JP H03211814A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- organic solvent
- alignment
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000003960 organic solvent Substances 0.000 claims abstract description 18
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 238000001039 wet etching Methods 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はホトリソグラフィーのアライメント精度を向上
させる半導体製造方法に関する。
させる半導体製造方法に関する。
従来の技術
従来よりエツチング形状にテーパーをつける目的で、ウ
ェットエツチングの後にドライエツチングを行うという
技術がある。第２図の（ａ） 、 （ｂ） 、 （Ｃ）
は従来のテーパー形成技術の概略を示している。
ェットエツチングの後にドライエツチングを行うという
技術がある。第２図の（ａ） 、 （ｂ） 、 （Ｃ）
は従来のテーパー形成技術の概略を示している。
１はホトレジスト、２は層間膜、３はシリコン基板であ
る。第２図（ａ）のように眉間膜２上のホトレジスト１
をバターニングし、基板全体をウェットエツチングする
ことによって、第２図（ｂ）のようにシリコン基板２が
等方的にエツチングされる。さらに第２図（ｂ）に示す
基板全体をドライエツチングすることによって、第２図
（Ｃ）のようにテーパーのついたエツチングパターンが
得られる。
る。第２図（ａ）のように眉間膜２上のホトレジスト１
をバターニングし、基板全体をウェットエツチングする
ことによって、第２図（ｂ）のようにシリコン基板２が
等方的にエツチングされる。さらに第２図（ｂ）に示す
基板全体をドライエツチングすることによって、第２図
（Ｃ）のようにテーパーのついたエツチングパターンが
得られる。
発明が解決しようとする課題
しかしながら、上記のごときエツチング方法では、アラ
イメントパターンにもテーパーが形成される。アライメ
ントパターンにテーパーが形成されると回折光の散乱位
置がばらつき、正確なアライメントが行えないという問
題点が生じる。
イメントパターンにもテーパーが形成される。アライメ
ントパターンにテーパーが形成されると回折光の散乱位
置がばらつき、正確なアライメントが行えないという問
題点が生じる。
本発明はこの問題点を解決するためのもので、テーパー
のついたエツチングパターンが形成されたレイヤに対し
ても精度の高いアライメントを行うことのできる半導体
製造方法を提供することを目的とする。
のついたエツチングパターンが形成されたレイヤに対し
ても精度の高いアライメントを行うことのできる半導体
製造方法を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明は、次の（１）。
（２）の工程を有することを特徴とする。
（１） レジストパターン形成後、熱処理あるいはＵ
Ｖ照射によって、レジストを有機溶媒不溶性とし、その
レジストパターン中のアライメントパターン上に有機溶
媒可溶性レジストをかぶせ、ウェットエツチングを行う
。
Ｖ照射によって、レジストを有機溶媒不溶性とし、その
レジストパターン中のアライメントパターン上に有機溶
媒可溶性レジストをかぶせ、ウェットエツチングを行う
。
Ｃ２） 上記の有機溶媒可溶性レジストパターンを有
機溶媒にて除去し、ドライエツチングを行う。
機溶媒にて除去し、ドライエツチングを行う。
作用
この方法によって、アライメントパターン以外のパター
ンはウェットエツチングとドライエツチングの両方を受
けるため、テーパー状のエツチング形状が得られるが、
アライメントパターンは、ドライエツチングのみを受け
るため、矩形のエツチング形状となり、このレイヤに対
して精度の高いアライメントを行うことができる。
ンはウェットエツチングとドライエツチングの両方を受
けるため、テーパー状のエツチング形状が得られるが、
アライメントパターンは、ドライエツチングのみを受け
るため、矩形のエツチング形状となり、このレイヤに対
して精度の高いアライメントを行うことができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。第１図は本発明の半導体製造方法を用いて、テ
ーパーのついたコンタクトホールを形成する場合の工程
断面図である。１，１゛はレジスト、２は眉間膜、３は
シリコン基板、４はコンタクトホールのパターン、５は
アライメントのパターンを示している。
明する。第１図は本発明の半導体製造方法を用いて、テ
ーパーのついたコンタクトホールを形成する場合の工程
断面図である。１，１゛はレジスト、２は眉間膜、３は
シリコン基板、４はコンタクトホールのパターン、５は
アライメントのパターンを示している。
以上のように構成された本実施例の半導体製造方法につ
いて、工程順に説明する。
いて、工程順に説明する。
まず、第１図（ａ）に示すように眉間膜２上のレジスト
１をバターニングする。次に第１図（ｂ）のように全面
にＵＶを照射し、レジスト１を有機溶媒不溶性にする。
１をバターニングする。次に第１図（ｂ）のように全面
にＵＶを照射し、レジスト１を有機溶媒不溶性にする。
次に第１図（Ｃ）に示すように、アライメントパターン
５上にレジスト１゛を形成する。
５上にレジスト１゛を形成する。
その後第１図（ｄ）のようにコンタクトホールパターン
４の層間膜２の上部のみにウェットエツチングを行う。
４の層間膜２の上部のみにウェットエツチングを行う。
その結果、シリコン基板３が等方的にエツチングされる
。次に第１図（ｅ）に示すように有機溶媒にてレジスト
１′を除去する。最後に、第１図（「）に示すようにド
ライエツチングにより異方性エツチングを行う。
。次に第１図（ｅ）に示すように有機溶媒にてレジスト
１′を除去する。最後に、第１図（「）に示すようにド
ライエツチングにより異方性エツチングを行う。
以上の工程を経ることにより、本実施例によればコンタ
クトホール４はテーパー形状となり、アライメントパタ
ーン５は矩形形状となる。
クトホール４はテーパー形状となり、アライメントパタ
ーン５は矩形形状となる。
なお、本実施例では、レジストを有機溶媒不溶性にする
のにＵＶ照射を行ったが、熱処理を行っても同様の効果
が得られることを確認した。
のにＵＶ照射を行ったが、熱処理を行っても同様の効果
が得られることを確認した。
発明の効果
本発明によれば、エツチング後のパターンをテーパー形
状にした場合でも、アライメントパターンのエツチング
後の形状は矩形形状となるので、高いアライメント精度
を実現することができる。
状にした場合でも、アライメントパターンのエツチング
後の形状は矩形形状となるので、高いアライメント精度
を実現することができる。
製造方法の工程断面図である。
１、ｌ゛・・・・・・レジスト、２・・・・・・層間膜
、３・・・・・・シリコン基板、４・・・・・・コンタ
クトホールパターン、５・・・・・・アライメントパタ
ーン。
、３・・・・・・シリコン基板、４・・・・・・コンタ
クトホールパターン、５・・・・・・アライメントパタ
ーン。
Claims (1)
- 【特許請求の範囲】 レジストパターン形成後、熱処理あるいはＵＶ照射によ
ってレジストを有機溶媒不溶性とし、そのレジストパタ
ーン中のアライメントパターン上に有機溶媒可溶性のレ
ジストをかぶせ、ウェットエッチングを行う工程と、 上記の有機溶媒可溶性レジストパターンを有機溶媒にて
除去し、ドライエッチングを行う工程、を備えた半導体
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007469A JPH03211814A (ja) | 1990-01-17 | 1990-01-17 | 半導体製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007469A JPH03211814A (ja) | 1990-01-17 | 1990-01-17 | 半導体製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03211814A true JPH03211814A (ja) | 1991-09-17 |
Family
ID=11666658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007469A Pending JPH03211814A (ja) | 1990-01-17 | 1990-01-17 | 半導体製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03211814A (ja) |
-
1990
- 1990-01-17 JP JP2007469A patent/JPH03211814A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02266517A (ja) | 半導体装置の製造方法 | |
| JPH03211814A (ja) | 半導体製造方法 | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JP3274448B2 (ja) | ステンシルマスクの製造方法 | |
| JPH0467333B2 (ja) | ||
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| KR970016779A (ko) | 2 레벨 공정에 의해 금속 마스크를 제조하기 위한 드라이 에칭 마스크로서의 스펀온 유리층 | |
| JP2594572B2 (ja) | リフトオフ平坦化法 | |
| JPH04364726A (ja) | パターン形成方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JPS62277746A (ja) | 半導体装置の製造方法 | |
| JPH0269934A (ja) | 半導体装置の製造方法 | |
| JPS6126221A (ja) | 半導体装置等の製造方法 | |
| JPH0479321A (ja) | 半導体装置の製造方法 | |
| JPH0471331B2 (ja) | ||
| JPS63111619A (ja) | 半導体装置の製造方法 | |
| JPH04122930A (ja) | 半導体装置の製造方法 | |
| JPH01304457A (ja) | パターン形成方法 | |
| JPS6149423A (ja) | 半導体装置の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPS6285434A (ja) | 絶縁膜への開孔形成方法 |