JPH03210629A - 乗除算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （３） （１） （２） 産業上の利用分野 本発明は、マイクロプロセッサ或いはマイクロコンピュ
ータにおいて、周辺装置として本体である前記マイクロ
プロセッサ或いはマイクロコンピュータの中央演算処理
装置（以下、ＣＰＵと記す）とは非同期に動作する乗算
或いは除算回路を持ち、乗算或いは除算演算実施中及び
演算終了信号を出力することにより演算結果を正しく出
力することができる乗除算装置に関するものである。

従来の技術 従来、非同期に動作する乗算或いは除算回路において、
演算結果を格納するデータ領域に、演算終了後、自動的
に結果を格納するという手段がとられていた。

発明が解決しようとする課題 しかしながら、演算終了前にこのデータ領域に結果をア
クセスしてしまった場合、演算を実行中であり、アクセ
スを禁止する様な保護機能がな（、演算結果が正しく伝
送されない場合があった。

この問題を解決するために、乗除算装置に演算を開始さ
せてから、演算が確実に終了している一定時間後に結果
を見にいくという手法があるが、一定時間をカウントす
るハードウェア或いはソフトウェアが必要になり、シス
テムパフォーマンスを最大限に活かせなかった。

本発明は上記従来の課題を解決するもので、乗除算装置
による演算が実行中である場合、結果が無効であること
をＣＰＵに知らせることにより、演算結果が正しく伝送
される乗除算装置を提供することを目的としている。

課題を解決するための手段 この課題を解決するために本発明の乗除算装置は、乗除
算結果を格納するデータ領域にＣＰＵがアクセスを禁止
する演算実行中信号、演算か終了したときをＣＩ）　Ｕ
に知らせる演算終了信号を出力する様になっており、演
算実行中には予めユーザーが設定した値を、演算終了時
には正しい演算結果をＣＰＵに伝送できる様に構成され
ている。

作用 この構成により、乗算除結果を確実にＣＰＵに伝送する
ことができ、ソフトウェアの負担も軽減することができ
る。

実施例 以下、本発明の実施例について説明する。

第１図は本発明の乗除算装置の構成の一実施例について
示した図である。ＣＰＵコアｌから乗算／除算装置２（
以下乗除算装置）に乗算或いは除算の開始信号（図示せ
ず）が出されると乗除算装置２から乗除算実行中信号３
が出力され、乗除算を実行中であることを外部に知らせ
る。乗除算を実行中のときに、ＣＰＵコア１から乗除算
の結果をアクセスした場合、乗除算実行中信号３により
乗除算結果設定レジスタ６の値をバス７に出力する。乗
除算結果設定レジスタ６の値は乗除算装置２の結果が設
定されるのではなく、ユーザープログラムによりＣＰＵ
コア１から任意に設定できるレジスタである。乗除算演
算において、ユーザプログラムの内容では、あり得ない
値や、最大値或いは最小値を乗除算結果設定レジスタ６
に設定しておくことにより、ＣＰＵコアが異常値として
処理ができ、通常の正しいデータとの区分けが可能とな
る。演算終了時には乗除算装置２から乗算／除算終了信
号８が出力されると同時に乗除算の結果が乗算／除算結
果レジスタ５に設定される。このとき乗除算実行中信号
３はリセットされる。ＣＰＵコア１から乗除算結果をア
クセスすると乗算／除算結果レジスタ５の値が読み出さ
れ、バス７に出力される。一方、乗除算装置２でオーバ
ーフローが発生し、演算が正常に出力されなかった場合
は、演算終了後でも、乗算／除算結果レジスタ５の値は
選択されず、乗除算結果設定レジスタ６の値が有効とな
り、ＣＰＵコアｌから演算結果をアクセスした場合、ユ
ーザーが設定した乗除算結果設定レジスタ６の値がバス
７に出力される。

第２図は本発明の乗除算装置の動作のシーケンス図であ
る。ＣＰＵからの乗除算開始信号が“Ｈ”になると乗除
算袋Ｍ２はこれを受けとり乗除算実行中信号３が“Ｈ”
となる。このときＣＰＵが乗除算結果をリードしたとき
乗除算結果設定レジスタ６の値が有効となる。乗除算装
置２の演算が終了すると乗算／除算終了信号８（第２図
では乗除算終了信号）が出力され、乗算／除算結果レジ
スタ５の値が有効となる。

乗算除装置から演算実行中の信号を出力することにより
、ＣＰＵは正しいデータを使用することかでき、また演
算終了信号を出力することにより、ソフトウェアの処理
が簡略化できるとともに、演算終了信号をハードウェア
に受は付けることも可能であり、−斉ソフトウェアを介
さずに周辺に位置した乗除算装置を使用することができ
る。また演算中やオーバーフロー発生時ＣＰＵからの演
算結果アクセスがあった場合、ユーザーが任意設定した
値をＣＰＵに戻すことができ、ＣＰＵ側は異常処理が可
能となり、乗除算装置のデータ異常をチエツクできる。

発明の効果 以上の様に実施例によれば、乗除算装置の演算結果を正
しくＣＰＵに伝送でき、ソフトウェアの負担を軽減でき
、システムのスルーブツトを向上させることができる。

【図面の簡単な説明】

第１図は本発明の乗除算装置の構成の一実施例の構成を
示すブロック図、第２図は同実施例乗除算装置の動作シ
ーケンス図である。 ■・・・・・・ＣＰＵコア、２・・・・・・乗算／除算
装置（乗除算装置）、３・・・・・・乗除算実行中信号
、４・・・・・・オーバーフロー信号、５・・・・・・
乗算／除算結果レジスタ、６・・・・・・乗除算結果設
定レジスタ、７・・・・・・バス、８・・・・・・乗算
／除算終了信号。

Claims (4)

【特許請求の範囲】
1. （１）中央演算処理装置とは非同期に動作する乗算或い
   は除算回路を持ち、乗除算結果が出力されるデータ領域
   に対し、乗除算終了までデータアクセスを禁止するため
   の演算実行中信号を出力することを特徴とする乗除算装
   置。
2. （２）乗除算実行終了時に終了信号を出力することを特
   徴とする請求項１記載の乗除算装置。
3. （３）演算実行中は演算結果を格納するメモリ領域に対
   して、予めレジスタで設定した任意の値を出力すること
   を特徴とする請求項１または２記載の乗除算装置。
4. （４）乗算或いは除算装置において演算過程でオーバー
   フローが発生した場合、演算結果として、予めレジスタ
   で設定した任意の値を出力することを特徴とする請求項
   ３記載の乗除算装置。