JPH0320828A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0320828A JPH0320828A JP15472989A JP15472989A JPH0320828A JP H0320828 A JPH0320828 A JP H0320828A JP 15472989 A JP15472989 A JP 15472989A JP 15472989 A JP15472989 A JP 15472989A JP H0320828 A JPH0320828 A JP H0320828A
- Authority
- JP
- Japan
- Prior art keywords
- operand
- address
- memory
- instruction
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し，特に，演算用のオペラン
ド取出しに関する。
ド取出しに関する。
まず，第２図金参照して，従来の情報処理装置について
説明する。
説明する。
命令とオペランドデータがメモリ２０８上に存在し，メ
モリ２０８から命令レジスタ２０１に命令が取込まれた
状態であるとする（読み出しバス等は示さず）。このと
き取出された（読み出された）命令のアドレスはレジス
タ２０５で保存されているものとし，このアドレスヲＰ
とする。また取出された命令（取出命令）として１オベ
ランド命令金仮定する。
モリ２０８から命令レジスタ２０１に命令が取込まれた
状態であるとする（読み出しバス等は示さず）。このと
き取出された（読み出された）命令のアドレスはレジス
タ２０５で保存されているものとし，このアドレスヲＰ
とする。また取出された命令（取出命令）として１オベ
ランド命令金仮定する。
命令レジスタ２０１の命令の形式はレジスタ前部２０２
に演算の種類，オペランドのタイプ等の情報が有り，レ
ジスタ後部２０５にはオペランドタイプがイミディエイ
トデータの場合にはイミディエイトデータそのものが存
在し，オペランドタイプがメモリデータの場合には，絶
対または相対アドレス値が存在する。そしてこの前部２
０２と後部２０５とのアドレス差ｉｄとする。
に演算の種類，オペランドのタイプ等の情報が有り，レ
ジスタ後部２０５にはオペランドタイプがイミディエイ
トデータの場合にはイミディエイトデータそのものが存
在し，オペランドタイプがメモリデータの場合には，絶
対または相対アドレス値が存在する。そしてこの前部２
０２と後部２０５とのアドレス差ｉｄとする。
演算はオペランド金演算レジスタ２０１にセットするこ
とにエシ行われる。ここでは１オペランド命令を仮定し
ているので，演算レジスタ２１１は使用されない。
とにエシ行われる。ここでは１オペランド命令を仮定し
ているので，演算レジスタ２１１は使用されない。
オペランドを演算レジスタ２１０に導く際，オペランド
がイミディエイトデータの場合には，命令レジスタの後
部２０３からバス２１３によシ演算レジスタ２１０にデ
ータが転送される。
がイミディエイトデータの場合には，命令レジスタの後
部２０３からバス２１３によシ演算レジスタ２１０にデ
ータが転送される。
一方，オペランドがメモリデータで，アドレス６が相対
アドレスの場合には，メモリ２０８から命令ｔ−読み出
す際に使用され，レジスタ２０５に保存されている命令
の先頭アドレスＰと，命令の先頭と命令の後半部の先頭
とのアドレス差ｄと，命令の後部２０５に格納されてい
る目標とするメモリオベランドまでの相対値Ｄの３つの
値をアドレス計算用加算器２０６に入力して，和Ｐ＋，
ｄ＋Ｄｔ−求め，この値（和）をリクエストアドレス２
０７として，メモリ２０８にメモリ読出しリクエストを
出して，メモリ２０８から読出された目標となるオペラ
ンドデータ２０８を演算レジスタ２１０にセットする。
アドレスの場合には，メモリ２０８から命令ｔ−読み出
す際に使用され，レジスタ２０５に保存されている命令
の先頭アドレスＰと，命令の先頭と命令の後半部の先頭
とのアドレス差ｄと，命令の後部２０５に格納されてい
る目標とするメモリオベランドまでの相対値Ｄの３つの
値をアドレス計算用加算器２０６に入力して，和Ｐ＋，
ｄ＋Ｄｔ−求め，この値（和）をリクエストアドレス２
０７として，メモリ２０８にメモリ読出しリクエストを
出して，メモリ２０８から読出された目標となるオペラ
ンドデータ２０８を演算レジスタ２１０にセットする。
その後，演算器２１２を用いて演算を行う。
上述のように，従来の情報処理装置では，オペランドが
イミディエイトデータの場合とメモリデータの場合とで
は処理がまったく異なシ，処理が繁雑になるという問題
点がある。つまシ，オペランドタイプによって処理が異
なり，処理が繁雑となってしまう。
イミディエイトデータの場合とメモリデータの場合とで
は処理がまったく異なシ，処理が繁雑になるという問題
点がある。つまシ，オペランドタイプによって処理が異
なり，処理が繁雑となってしまう。
本発明の目的はオペランドタイプによって処理が繁雑と
なることがない情報処理装置を提供することにある。
なることがない情報処理装置を提供することにある。
本発明によれば、オペランドデータが格納されたメモリ
及び命令が格納される命令レジスタを有し，前記命令は
，少なくとも演算種類及びオペランドタイプを備える第
１の命令部と該第１の命令部に続き前記オペランドタイ
プがイミディエイトオベランドを示す際にはイミデイエ
イトデータを，前記オペランドタイプがメモリオペラン
ドを示す際には絶対アドレスまたは相対アドレスを示す
アドレス部を備える第２の命令部とを有し，さらに前記
命令の先頭アドレスを格納する第１のレジスタと，前記
第１の命令部と前記第２の命令部とのアドレス差を格納
する第２のレジスタとを有する情報処理装置において，
前記オペランドタイプがイミディエイトオペランドを示
す際には，前記先頭アドレスと前記アドレス差を加算し
，前記オペラ／ドタイ，プがメモリオベランドを示す際
には，前記先頭アドレス，前記アドレス差及び前記アド
レス部を加算してリクエストアドレスを生成する計算手
段と，該リクエストアドレスで前記メモリをアクセスし
て前記オペランドデータを読み出す読み出し手段とを有
し，前記イミディエイトオペランドに対する読み出し処
理をメモリオペランドに対する読み出し処理で行うよう
にしたことを特徴とする情報処理装置が得られる。
及び命令が格納される命令レジスタを有し，前記命令は
，少なくとも演算種類及びオペランドタイプを備える第
１の命令部と該第１の命令部に続き前記オペランドタイ
プがイミディエイトオベランドを示す際にはイミデイエ
イトデータを，前記オペランドタイプがメモリオペラン
ドを示す際には絶対アドレスまたは相対アドレスを示す
アドレス部を備える第２の命令部とを有し，さらに前記
命令の先頭アドレスを格納する第１のレジスタと，前記
第１の命令部と前記第２の命令部とのアドレス差を格納
する第２のレジスタとを有する情報処理装置において，
前記オペランドタイプがイミディエイトオペランドを示
す際には，前記先頭アドレスと前記アドレス差を加算し
，前記オペラ／ドタイ，プがメモリオベランドを示す際
には，前記先頭アドレス，前記アドレス差及び前記アド
レス部を加算してリクエストアドレスを生成する計算手
段と，該リクエストアドレスで前記メモリをアクセスし
て前記オペランドデータを読み出す読み出し手段とを有
し，前記イミディエイトオペランドに対する読み出し処
理をメモリオペランドに対する読み出し処理で行うよう
にしたことを特徴とする情報処理装置が得られる。
以下本発明について実施例によって説明する。
第１図を参照して，この実施例では，オベラ／ドタイプ
がメモリデータの場合には第２図に示す従来例と演算処
理は同様であるので説明を省略する。
がメモリデータの場合には第２図に示す従来例と演算処
理は同様であるので説明を省略する。
オペランドがイミディエイトデータの場合に命令の前部
２０２がデコーダ２０４でデコードされ，オペランドが
イミディエイトデータであることを示す信号１１３が送
出される。これによってゲートが閉られ，アドレス計算
用加算器２０６の５番目の入力へ命令の後部２０５が入
力されることを押さえられる。オペランドがメモリデー
タの場合はゲート１１４が開かれ，加算器２０６の５番
目の入力に命令の後部２０３が入力され，加算器２０６
の出力はＰ ＋ｄ ＋Ｄとなるが，オペランドがイミデ
ィｌイトデータの場合には，加算器２０６の出力は，Ｐ
＋ｄとなる。メモリ２０８上のアドレスｐ＋ａにはイミ
ディエイトデータ本体が存在するので，ｐ＋ｄをリクエ
ストアドレス１０７としてメモリアクセスし，メモリ２
０８からイミディエイトデータ１０９を読出す。そして
，演算レジスタ２１０にイミディエイトデータをセット
する。
２０２がデコーダ２０４でデコードされ，オペランドが
イミディエイトデータであることを示す信号１１３が送
出される。これによってゲートが閉られ，アドレス計算
用加算器２０６の５番目の入力へ命令の後部２０５が入
力されることを押さえられる。オペランドがメモリデー
タの場合はゲート１１４が開かれ，加算器２０６の５番
目の入力に命令の後部２０３が入力され，加算器２０６
の出力はＰ ＋ｄ ＋Ｄとなるが，オペランドがイミデ
ィｌイトデータの場合には，加算器２０６の出力は，Ｐ
＋ｄとなる。メモリ２０８上のアドレスｐ＋ａにはイミ
ディエイトデータ本体が存在するので，ｐ＋ｄをリクエ
ストアドレス１０７としてメモリアクセスし，メモリ２
０８からイミディエイトデータ１０９を読出す。そして
，演算レジスタ２１０にイミディエイトデータをセット
する。
その後，演算器２１２で演算処理を行う。
以上説明したように本発明では，演算処理のため，オペ
ランドデータを演算レジスタに取込む際，オペランドが
イミディエイトデータの場合，イミディエイトデータ本
体が存在するメモリへ読出しリクエストヲ出して，メモ
リから読出すようにしたから，オペランドがイミディエ
イトデータの場合の処理をオペランドがメモリデータの
場合の処理に統合することができる。
ランドデータを演算レジスタに取込む際，オペランドが
イミディエイトデータの場合，イミディエイトデータ本
体が存在するメモリへ読出しリクエストヲ出して，メモ
リから読出すようにしたから，オペランドがイミディエ
イトデータの場合の処理をオペランドがメモリデータの
場合の処理に統合することができる。
つまシ，従来に比べてオペランドタイプが異なっても演
算処理が繁雑となることがない。
算処理が繁雑となることがない。
第１図は本発明による情報処理装置の一実施例を示す構
成図，第２図は従来例の構成図である。 ２０１・・・命令レジスタ，２０４・・・デコーダ，２
０５・・・先頭アドレスレジスタ，２０６・・・アドレ
ス計算用加算器，１０７，２０７・・・メモリ読出しリ
クエストアドレス，２０日・・・メモリ装置，１０９，
２０９・・・メモリからのオペランドデータ，１１０，
２１０・・・演算レジスタ，２１１・・・演算レジスタ
，２１２・・・演算器，１１４・・・ゲート，２１３・
・・ノ〈ス ｑつ 呂
成図，第２図は従来例の構成図である。 ２０１・・・命令レジスタ，２０４・・・デコーダ，２
０５・・・先頭アドレスレジスタ，２０６・・・アドレ
ス計算用加算器，１０７，２０７・・・メモリ読出しリ
クエストアドレス，２０日・・・メモリ装置，１０９，
２０９・・・メモリからのオペランドデータ，１１０，
２１０・・・演算レジスタ，２１１・・・演算レジスタ
，２１２・・・演算器，１１４・・・ゲート，２１３・
・・ノ〈ス ｑつ 呂
Claims (1)
- １、オペランドデータが格納されたメモリ及び命令が格
納される命令レジスタを有し、前記命令は、少なくとも
演算種類及びオペランドタイプを備える第１の命令部と
該第１の命令部に続き前記オペランドタイプがイミディ
エイトオペランドを示す際にはイミディエイトデータを
、前記オペランドタイプがメモリオペランドを示す際に
は絶対アドレスまたは相対アドレスを示すアドレス部を
備える第２の命令部とを有し、さらに前記命令の先頭ア
ドレスを格納する第１のレジスタと、前記第１の命令部
と前記第２の命令部とのアドレス差を格納する第２のレ
ジスタとを有する情報処理装置において、前記オペラン
ドタイプがイミディエイトオペランドを示す際には、前
記先頭アドレスと前記アドレス差を加算し、前記オペラ
ンドタイプがメモリオペランドを示す際には、前記先頭
アドレス、前記アドレス差及び前記アドレス部を加算し
てリクエストアドレスを生成する計算手段と、該リクエ
ストアドレスで前記メモリをアクセスして前記オペラン
ドデータを読み出す読み出し手段とを有し、前記イミデ
ィエイトオペランドに対する読み出し処理をメモリオペ
ランドに対する読み出し処理で行うようにしたことを特
徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15472989A JPH0320828A (ja) | 1989-06-19 | 1989-06-19 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15472989A JPH0320828A (ja) | 1989-06-19 | 1989-06-19 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0320828A true JPH0320828A (ja) | 1991-01-29 |
Family
ID=15590672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15472989A Pending JPH0320828A (ja) | 1989-06-19 | 1989-06-19 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0320828A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614991A (en) * | 1994-03-14 | 1997-03-25 | Minolta Co., Ltd. | Document placement mechanism and image reading device for books |
-
1989
- 1989-06-19 JP JP15472989A patent/JPH0320828A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614991A (en) * | 1994-03-14 | 1997-03-25 | Minolta Co., Ltd. | Document placement mechanism and image reading device for books |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU686358B2 (en) | Computer system | |
| JPH02287626A (ja) | パイプライン方式の分岐命令制御装置 | |
| JPH0320828A (ja) | 情報処理装置 | |
| US6044455A (en) | Central processing unit adapted for pipeline process | |
| JP2000122919A (ja) | プロセッサ及びメモリ制御方法 | |
| JPS6125166B2 (ja) | ||
| JPS5856027A (ja) | 条件付比較演算装置 | |
| JP3328867B2 (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JP2877468B2 (ja) | 電子計算機 | |
| JP2540959B2 (ja) | 情報処理装置 | |
| JPH0721018A (ja) | マイクロプログラム制御方式の中央処理装置 | |
| US5524221A (en) | Next instruction pointer calculation system for a microcomputer | |
| JPH064331A (ja) | １０進チェック回路 | |
| JPH0241770B2 (ja) | ||
| JPS6341092B2 (ja) | ||
| JP2000250895A (ja) | データ処理装置 | |
| JP2000029788A (ja) | キャッシュメモリシステム及びそれに用いるキャッシュ制御方法並びにその制御プログラムを記録した記録媒体 | |
| JP2806690B2 (ja) | マイクロプロセッサ | |
| JPH01255933A (ja) | 掃出し制御方式 | |
| JPS615358A (ja) | デ−タ処理装置 | |
| JP2001092808A (ja) | データ処理装置 | |
| JPS5853387B2 (ja) | ベクトル命令処理方式 | |
| JP2528394B2 (ja) | 演算制御装置 | |
| JPS63206834A (ja) | 命令制御におけるエラ−検出処理方式 | |
| JPS60122442A (ja) | メモリ処理装置 |