JPH0320828A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH0320828A
JPH0320828A JP15472989A JP15472989A JPH0320828A JP H0320828 A JPH0320828 A JP H0320828A JP 15472989 A JP15472989 A JP 15472989A JP 15472989 A JP15472989 A JP 15472989A JP H0320828 A JPH0320828 A JP H0320828A
Authority
JP
Japan
Prior art keywords
operand
address
memory
instruction
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15472989A
Other languages
English (en)
Inventor
Shunichi Kaneko
俊一 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15472989A priority Critical patent/JPH0320828A/ja
Publication of JPH0320828A publication Critical patent/JPH0320828A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し,特に,演算用のオペラン
ド取出しに関する。
〔従来の技術〕
まず,第2図金参照して,従来の情報処理装置について
説明する。
命令とオペランドデータがメモリ208上に存在し,メ
モリ208から命令レジスタ201に命令が取込まれた
状態であるとする(読み出しバス等は示さず)。このと
き取出された(読み出された)命令のアドレスはレジス
タ205で保存されているものとし,このアドレスヲP
とする。また取出された命令(取出命令)として1オベ
ランド命令金仮定する。
命令レジスタ201の命令の形式はレジスタ前部202
に演算の種類,オペランドのタイプ等の情報が有り,レ
ジスタ後部205にはオペランドタイプがイミディエイ
トデータの場合にはイミディエイトデータそのものが存
在し,オペランドタイプがメモリデータの場合には,絶
対または相対アドレス値が存在する。そしてこの前部2
02と後部205とのアドレス差idとする。
演算はオペランド金演算レジスタ201にセットするこ
とにエシ行われる。ここでは1オペランド命令を仮定し
ているので,演算レジスタ211は使用されない。
オペランドを演算レジスタ210に導く際,オペランド
がイミディエイトデータの場合には,命令レジスタの後
部203からバス213によシ演算レジスタ210にデ
ータが転送される。
一方,オペランドがメモリデータで,アドレス6が相対
アドレスの場合には,メモリ208から命令t−読み出
す際に使用され,レジスタ205に保存されている命令
の先頭アドレスPと,命令の先頭と命令の後半部の先頭
とのアドレス差dと,命令の後部205に格納されてい
る目標とするメモリオベランドまでの相対値Dの3つの
値をアドレス計算用加算器206に入力して,和P+,
d+Dt−求め,この値(和)をリクエストアドレス2
07として,メモリ208にメモリ読出しリクエストを
出して,メモリ208から読出された目標となるオペラ
ンドデータ208を演算レジスタ210にセットする。
その後,演算器212を用いて演算を行う。
〔発明が解決しようとする問題点〕
上述のように,従来の情報処理装置では,オペランドが
イミディエイトデータの場合とメモリデータの場合とで
は処理がまったく異なシ,処理が繁雑になるという問題
点がある。つまシ,オペランドタイプによって処理が異
なり,処理が繁雑となってしまう。
本発明の目的はオペランドタイプによって処理が繁雑と
なることがない情報処理装置を提供することにある。
〔問題点を解決するための手段〕
本発明によれば、オペランドデータが格納されたメモリ
及び命令が格納される命令レジスタを有し,前記命令は
,少なくとも演算種類及びオペランドタイプを備える第
1の命令部と該第1の命令部に続き前記オペランドタイ
プがイミディエイトオベランドを示す際にはイミデイエ
イトデータを,前記オペランドタイプがメモリオペラン
ドを示す際には絶対アドレスまたは相対アドレスを示す
アドレス部を備える第2の命令部とを有し,さらに前記
命令の先頭アドレスを格納する第1のレジスタと,前記
第1の命令部と前記第2の命令部とのアドレス差を格納
する第2のレジスタとを有する情報処理装置において,
前記オペランドタイプがイミディエイトオペランドを示
す際には,前記先頭アドレスと前記アドレス差を加算し
,前記オペラ/ドタイ,プがメモリオベランドを示す際
には,前記先頭アドレス,前記アドレス差及び前記アド
レス部を加算してリクエストアドレスを生成する計算手
段と,該リクエストアドレスで前記メモリをアクセスし
て前記オペランドデータを読み出す読み出し手段とを有
し,前記イミディエイトオペランドに対する読み出し処
理をメモリオペランドに対する読み出し処理で行うよう
にしたことを特徴とする情報処理装置が得られる。
〔実施例〕
以下本発明について実施例によって説明する。
第1図を参照して,この実施例では,オベラ/ドタイプ
がメモリデータの場合には第2図に示す従来例と演算処
理は同様であるので説明を省略する。
オペランドがイミディエイトデータの場合に命令の前部
202がデコーダ204でデコードされ,オペランドが
イミディエイトデータであることを示す信号113が送
出される。これによってゲートが閉られ,アドレス計算
用加算器206の5番目の入力へ命令の後部205が入
力されることを押さえられる。オペランドがメモリデー
タの場合はゲート114が開かれ,加算器206の5番
目の入力に命令の後部203が入力され,加算器206
の出力はP +d +Dとなるが,オペランドがイミデ
ィlイトデータの場合には,加算器206の出力は,P
+dとなる。メモリ208上のアドレスp+aにはイミ
ディエイトデータ本体が存在するので,p+dをリクエ
ストアドレス107としてメモリアクセスし,メモリ2
08からイミディエイトデータ109を読出す。そして
,演算レジスタ210にイミディエイトデータをセット
する。
その後,演算器212で演算処理を行う。
〔発明の効果〕
以上説明したように本発明では,演算処理のため,オペ
ランドデータを演算レジスタに取込む際,オペランドが
イミディエイトデータの場合,イミディエイトデータ本
体が存在するメモリへ読出しリクエストヲ出して,メモ
リから読出すようにしたから,オペランドがイミディエ
イトデータの場合の処理をオペランドがメモリデータの
場合の処理に統合することができる。
つまシ,従来に比べてオペランドタイプが異なっても演
算処理が繁雑となることがない。
【図面の簡単な説明】
第1図は本発明による情報処理装置の一実施例を示す構
成図,第2図は従来例の構成図である。 201・・・命令レジスタ,204・・・デコーダ,2
05・・・先頭アドレスレジスタ,206・・・アドレ
ス計算用加算器,107,207・・・メモリ読出しリ
クエストアドレス,20日・・・メモリ装置,109,
209・・・メモリからのオペランドデータ,110,
210・・・演算レジスタ,211・・・演算レジスタ
,212・・・演算器,114・・・ゲート,213・
・・ノ〈ス qつ 呂

Claims (1)

    【特許請求の範囲】
  1. 1、オペランドデータが格納されたメモリ及び命令が格
    納される命令レジスタを有し、前記命令は、少なくとも
    演算種類及びオペランドタイプを備える第1の命令部と
    該第1の命令部に続き前記オペランドタイプがイミディ
    エイトオペランドを示す際にはイミディエイトデータを
    、前記オペランドタイプがメモリオペランドを示す際に
    は絶対アドレスまたは相対アドレスを示すアドレス部を
    備える第2の命令部とを有し、さらに前記命令の先頭ア
    ドレスを格納する第1のレジスタと、前記第1の命令部
    と前記第2の命令部とのアドレス差を格納する第2のレ
    ジスタとを有する情報処理装置において、前記オペラン
    ドタイプがイミディエイトオペランドを示す際には、前
    記先頭アドレスと前記アドレス差を加算し、前記オペラ
    ンドタイプがメモリオペランドを示す際には、前記先頭
    アドレス、前記アドレス差及び前記アドレス部を加算し
    てリクエストアドレスを生成する計算手段と、該リクエ
    ストアドレスで前記メモリをアクセスして前記オペラン
    ドデータを読み出す読み出し手段とを有し、前記イミデ
    ィエイトオペランドに対する読み出し処理をメモリオペ
    ランドに対する読み出し処理で行うようにしたことを特
    徴とする情報処理装置。
JP15472989A 1989-06-19 1989-06-19 情報処理装置 Pending JPH0320828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15472989A JPH0320828A (ja) 1989-06-19 1989-06-19 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15472989A JPH0320828A (ja) 1989-06-19 1989-06-19 情報処理装置

Publications (1)

Publication Number Publication Date
JPH0320828A true JPH0320828A (ja) 1991-01-29

Family

ID=15590672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15472989A Pending JPH0320828A (ja) 1989-06-19 1989-06-19 情報処理装置

Country Status (1)

Country Link
JP (1) JPH0320828A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614991A (en) * 1994-03-14 1997-03-25 Minolta Co., Ltd. Document placement mechanism and image reading device for books

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614991A (en) * 1994-03-14 1997-03-25 Minolta Co., Ltd. Document placement mechanism and image reading device for books

Similar Documents

Publication Publication Date Title
AU686358B2 (en) Computer system
JPH02287626A (ja) パイプライン方式の分岐命令制御装置
JPH0320828A (ja) 情報処理装置
US6044455A (en) Central processing unit adapted for pipeline process
JP2000122919A (ja) プロセッサ及びメモリ制御方法
JPS6125166B2 (ja)
JPS5856027A (ja) 条件付比較演算装置
JP3328867B2 (ja) マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ
JP2877468B2 (ja) 電子計算機
JP2540959B2 (ja) 情報処理装置
JPH0721018A (ja) マイクロプログラム制御方式の中央処理装置
US5524221A (en) Next instruction pointer calculation system for a microcomputer
JPH064331A (ja) 10進チェック回路
JPH0241770B2 (ja)
JPS6341092B2 (ja)
JP2000250895A (ja) データ処理装置
JP2000029788A (ja) キャッシュメモリシステム及びそれに用いるキャッシュ制御方法並びにその制御プログラムを記録した記録媒体
JP2806690B2 (ja) マイクロプロセッサ
JPH01255933A (ja) 掃出し制御方式
JPS615358A (ja) デ−タ処理装置
JP2001092808A (ja) データ処理装置
JPS5853387B2 (ja) ベクトル命令処理方式
JP2528394B2 (ja) 演算制御装置
JPS63206834A (ja) 命令制御におけるエラ−検出処理方式
JPS60122442A (ja) メモリ処理装置