JP2000122919A - プロセッサ及びメモリ制御方法 - Google Patents

プロセッサ及びメモリ制御方法

Info

Publication number
JP2000122919A
JP2000122919A JP10290144A JP29014498A JP2000122919A JP 2000122919 A JP2000122919 A JP 2000122919A JP 10290144 A JP10290144 A JP 10290144A JP 29014498 A JP29014498 A JP 29014498A JP 2000122919 A JP2000122919 A JP 2000122919A
Authority
JP
Japan
Prior art keywords
address
rectangular area
memory
register
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10290144A
Other languages
English (en)
Inventor
Hirotomo Nakajima
宏知 中嶋
Atsushi Mori
篤史 毛利
Akira Yamada
朗 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10290144A priority Critical patent/JP2000122919A/ja
Priority to US09/208,476 priority patent/US6314505B1/en
Priority to GB9828199A priority patent/GB2343027B/en
Priority to KR1019990002409A priority patent/KR20000028546A/ko
Publication of JP2000122919A publication Critical patent/JP2000122919A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355—Indexed addressing
    • G06F9/3552—Indexed addressing using wraparound, e.g. modulo or circular addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Executing Machine-Instructions (AREA)
  • Static Random-Access Memory (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【課題】 アドレス管理を煩雑にすることなく、矩形領
域のメモリアクセスし、メモリを有効利用できるように
する。 【解決手段】 行と列からなる二次元の領域のメモリを
有する記憶装置に接続され、メモリ上の任意の矩形領域
の先頭アドレスと、最終アドレスと、１行あたりの列数
とを記憶するレジスタ群と、上記レジスタ群を用いて、
矩形領域をアクセスするためのアドレスを生成し、出力
するアドレス生成制御部と、上記矩形領域を繰り返しア
クセスすることができるアドレスを生成するモジュロア
ドレッシング制御部と、上記矩形領域を繰り返しアクセ
スするか否かを判断する矩形循環モード情報とを備え、
上記矩形循環モード情報の値により、上記矩形領域を繰
り返し循環的にアクセスすることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、メモリにアクセス
する主体であるリクエストマスタと、リクエストマスタ
のメモリへのアクセス要求を調停し、メモリへのアクセ
スを制御するメモリ制御部とを内蔵したプロセッサに関
するものである。
【０００２】
【従来の技術】図１６は、プロセッサとメモリからなる
システムにおいて、従来のメモリの使用方法を最も単純
な形で表した図である。図１６において、プロセッサ１
ｐは、プロセッサ内部のデータバスの主体となるリクエ
ストマスタ４ｐと、リクエストマスタ４ｐからの要求を
調停してメモリ２へのアクセスを制御するメモリ制御部
３ｐとから構成されている。また、リクエストマスタ４
ｐには、指定メモリ領域を循環的にアクセスするための
モジュロアドレッシング制御部６ｐを備えている。
【０００３】次に、図１６を用いて、メモリ２へアクセ
スする場合の、従来のメモリアクセスの動作について説
明する。まず、リクエストマスタ４ｐは、メモリ制御部
３ｐに対し、外部にあるメモリ２へのメモリアクセス要
求を出力する。通常、リクエストマスタ４ｐは、複数存
在し、１以上のリクエストマスタ４ｐから同時に要求さ
れる。メモリ制御部３ｐは、上記複数のメモリアクセス
要求を調停し、いずれか１つの要求を選択して、外部に
あるメモリ２に対してアクセスを開始する。上記のよう
に、メモリ２へのアクセスはメモリ制御部３ｐを介して
行われる。メモリ制御部３ｐは、リクエストマスタ部４
ｐから受け取った先頭アドレスと最終アドレスを指定し
て、メモリアクセスを行う。
【０００４】上記のようなメモリアクセスでは、メモリ
２の使用領域は、先頭アドレスと最終アドレスを指定し
て行うのみであるので、使用領域は、図１６のメモリ２
において網掛けを行った領域４００となる。また、モジ
ュロアドレッシング制御部６ｐが有効に作用する場合に
は、メモリアクセスは、上記領域４００を、循環的に複
数回アクセスすることとなる。
【０００５】しかしながら、近年注目されてきているメ
ディアプロセッサのように、画像の圧縮伸張処理や音声
処理、モデム処理などを効率よく実行できるようにチュ
ーニングされたマルチメディア処理専用のＤＳＰ（Ｄｉ
ｇｉｔａｌ ＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）におい
ては、ＭＰＥＧ２（Ｍｏｖｉｎｇ ＰｉｃｔｕｒｅＥｘ
ｐｅｒｔｓ Ｇｒｏｕｐ ｐｈａｓｅ ２）などの動画
を扱うことが多い。動画を扱う場合には、図１３の３０
４に示すように、矩形に使用領域を設定できる方が都合
良い。ビデオ画面のようなデータでは、出力に必要な１
フレーム単位の７２０×４８０画素のアクセスをする。
また、圧縮伸長処理では、８×８のブロック単位でアク
セスすることが必要となる。このため、矩形に使用領域
を設定できると都合がよいことになる。さらに、メディ
アプロセッサに内蔵されているプロセッサ・コアは、Ｒ
ＩＳＣ（Ｒｅｄｕｃｅｄ ＩｎｓｔｒｕｃｔｉｏｎＳｅ
ｔ Ｃｏｍｐｕｔｅｒ）アーキテクチャのものがほとん
どであり、矩形領域をアクセスするためのアドレッシン
グモードを備えたものはない。一方、矩形領域をアクセ
スするためのアドレッシングモードを備え、かつ、ＣＩ
ＳＣ（Ｃｏｍｐｌｅｘｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ
Ｓｅｔ Ｃｏｍｐｕｔｅｒ）アーキテクチャのプロセッ
サは、処理能力が充分でないため、ＭＰＥＧ２のリアル
タイムデコード処理のような高性能処理は実行できな
い。
【０００６】
【発明が解決しようとする課題】メモリアクセスをする
場合、従来から存在する、先頭アドレスと最終アドレス
によって使用領域を指定する領域指定方法では、図１３
の３０４に示すような矩形領域を指定することができな
い。従って、メモリアクセスの結果として、図１７に示
すような使用領域をとることになる。図１７において、
ハッチングを施した使用領域４０１、使用領域４０２、
使用領域４０３、使用領域４０４は、個別に使用された
領域であり、使用領域４０３は、以前、使用領域４０２
と使用領域４０４との両方に接した領域として使用され
ていた領域を、後から再利用した領域である。上記領域
指定方法においては、使用領域４０３の大きさによって
は図のように使用領域４０４との間に小さな不使用領域
４０５が発生するなど、メモリを有効に利用できないと
いう問題点があった。また、矩形領域を指定する場合
は、図１８に示すように複数の短冊状の使用領域４０８
の集合体として指定することも考えられる。しかし、短
冊状の使用領域を指定するには、先頭アドレス４０６と
最終アドレス４０７が必要である。さらに、複数の短冊
状の使用領域４０８の集合体として使用矩形領域４０９
全体を表さなければならないため、使用領域の管理が複
雑になるという問題点があった。
【０００７】この発明は、上述のような課題を解決する
ためになされたもので、メモリを効率的に利用するため
のメモリ制御方法を持つプロセッサを得るものである。
また、この発明は、メモリを矩形領域にアクセスするプ
ロセッサをであることを特徴とする。
【０００８】
【課題を解決するための手段】この発明に係るプロセッ
サは、行と列からなる二次元の領域のメモリを有する記
憶装置に接続され、メモリ上の任意のアドレスを保持す
るレジスタ群と、上記レジスタ群で保持されたアドレス
を用いて、メモリ上の任意の行及び列より形成される矩
形領域をアクセスするためのアドレスを生成し、出力す
るアドレス生成制御部とを備えた。
【０００９】上記レジスタ群は、少なくとも上記矩形領
域の先頭アドレスと上記矩形領域の最終アドレスと上記
矩形領域の１行あたりのデータ量とを保持するレジスタ
を備え、上記アドレス生成制御部は、上記矩形領域の先
頭アドレスと、上記矩形領域の最終アドレスと、上記１
行あたりのデータ量とから指定される矩形領域をアクセ
スするアドレスを生成することを特徴とする。
【００１０】上記レジスタ群は、少なくとも上記矩形領
域の先頭アドレスと、上記矩形領域の１行あたりのデー
タ量と、上記矩形領域の行数とを保持するレジスタを備
え、上記アドレス生成制御部は、上記矩形領域の先頭ア
ドレスと、上記１行あたりのデータ量と、上記矩形領域
の行数とから指定される矩形領域をアクセスするアドレ
スを生成することを特徴とする。
【００１１】上記アドレス生成制御部は、上記矩形領域
を繰り返しアクセスすることができるアドレスを生成す
るモジュロアドレッシング制御部を備えたことを特徴と
する。
【００１２】上記レジスタ群は、上記矩形領域を繰り返
しアクセスするか否かを判断する矩形循環モード情報を
記憶し、上記モジュロアドレッシング制御部は、矩形循
環モード情報の値に依存して上記矩形領域を繰り返しア
クセスをするか否かを判断することを特徴とする。
【００１３】上記アドレス生成制御部は、上記矩形領域
の先頭アドレスに１回のデータ転送量を加算することに
よって次にアクセスするアドレスを生成し、上記生成し
たアドレスと、上記矩形領域の先頭アドレス及び上記１
行あたりのデータ量とから生成したアクセスしている行
の列最終アドレスとを比較し、上記生成したアドレス
が、アクセスしている行の列最終アドレスを超えた場合
には、次の行の先頭アドレスを生成し、上記次の行の先
頭アドレスに１回のデータ転送量を加算することによ
り、次にアクセスするアドレスを生成するアドレスの生
成を繰り返すことにより、上記矩形領域をアクセスし、
生成したアドレスが、上記矩形領域の最終アドレスを超
えた場合に、矩形領域のアクセスが終了したことを検出
することを特徴とする。
【００１４】上記モジュロアドレッシング制御部は、矩
形循環モード情報の値が、上記矩形領域を繰り返しアク
セスすることを指示している場合であって、上記生成し
たアドレスが上記矩形領域の最終アドレスを超えた場合
に、次にアクセスするアドレスを、上記矩形領域の先頭
アドレスに指定することを特徴とする。
【００１５】上記アドレス生成制御部は、上記矩形領域
の先頭アドレスに１回のデータ転送量を加算することに
よって次にアクセスするアドレスを生成し、上記生成し
たアドレスと、上記先頭アドレス及び上記１行あたりの
データ量とから生成したアクセスしている行の列最終ア
ドレスとを比較し、上記生成したアドレスが、アクセス
している行の列最終アドレスを超えた場合には、次の行
の先頭アドレスを生成し、上記次の行の先頭アドレスに
１回のデータ転送量を加算することにより、次にアクセ
スするアドレスを生成するアドレスの生成を繰り返すこ
とにより、上記矩形領域をアクセスし、生成したアドレ
スが、上記矩形領域の行数を超えた場合に、矩形領域の
アクセスが終了したことを検出することを特徴とする。
【００１６】この発明に係るメモリ制御方法は、行と列
からなる二次元の領域のメモリを有する記憶装置のメモ
リ制御方法において、メモリ上の任意のアドレスを保持
する保持工程と、上記保持工程で保持されたアドレスを
用いて、メモリ上の任意の行及び列より形成される矩形
領域をアクセスするためのアドレスを生成し、出力する
アドレス生成制御工程と、上記アドレス生成制御工程が
生成したアドレスへのメモリアクセス要求を制御するメ
モリ制御工程とを備えたことを特徴とする。
【００１７】
【発明の実施の形態】実施の形態１．図１は、この発明
の一例である実施の形態のプロセッサ１とメモリ２との
関係を表した図である。この実施の形態では、プロセッ
サ１とメモリ２とから構成される。メモリ２は、データ
が置かれるメモリである。プロセッサ１は、メモリ制御
部３と、リクエストマスタ部４と、プロセッサ・コア５
と、データＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅ
ｍｏｒｙ）７と、命令ＲＡＭ８とを備えている。また、
プロセッサ・コア５は、アドレス生成制御部１０を備え
ており、アドレス生成制御部１０は、モジュロアドレッ
シング制御部６とレジスタ群９、１１とを備えている。
メモリ制御部３は、リクエストマスタ部４のメモリへの
アクセス要求を調停し、プロセッサとメモリとのデータ
のやりとりを仲介する。リクエストマスタ部４は、プロ
セッサ内部のデータバスの主体となるリクエストマスタ
４１から４５の集合である。プロセッサ・コア５は、プ
ロセッサ内部の制御を司る。アドレス生成制御部１０
は、メモリ上の任意の行及び列より形成される矩形領域
をアクセスするためのアドレスを生成し、出力する。モ
ジュロアドレッシング制御部６は、指定領域を繰り返し
アクセスすることを可能にする。データＲＡＭ７は、内
部でのデータの一時保存場所である。命令ＲＡＭ８は、
命令の一時保存場所である。この実施の形態では、レジ
スタ群９は、制御レジスタの一部である。制御レジスタ
については、後述する。レジスタ群１１は、その他の必
要なレジスタである。尚、上記レジスタ群は、プロセッ
サにより、保持する位置が異なっていても構わない。こ
の実施の形態では、プロセッサ１内のメモリアクセスで
あるプロセッサ・コア５からデータＲＡＭ７へのメモリ
アクセスを説明する。
【００１８】次に、実施の形態１で用いるプロセッサの
一例について、以下に、アーキテクチャを説明する。実
施の形態１のプロセッサは、モジュロアドレッシングを
行う、ポストインクリメント／デクリメントに矩形領域
のアクセス機能を持たせたものである。図２にプロセッ
サ１の命令フォーマットを示す。プロセッサ１の命令フ
ォーマットには、１つの命令で２つの演算を指示する２
演算命令のフォーマット１０１と、１つの命令で１つの
演算を指示する１演算命令のフォーマット１０２とがあ
る。２演算命令のフォーマット１０１には、フィールド
１０３とフィールド１０４からなるフォーマットフィー
ルド、２つの演算フィールド１０６、１０７及び各演算
フィールドに１つずつ付属する実行条件フィールド１０
５がある。１演算命令のフォーマット１０２には、フィ
ールド１０３とフィールド１０４からなるフォーマット
フィールド、フィールド１０８とフィールド１０９とフ
ィールド１１０とからなる演算フィールド及びこの演算
フィールドに付属する実行条件フィールド１０５があ
る。
【００１９】図３は、フィールド１０３とフィールド１
０４からなるフォーマットフィールドの詳細図を示す。
まず、図３に示すＦＭのコードの値を説明する。フィー
ルド１０３の値をＦＭ０とし、フィールド１０４の値を
ＦＭ１とする。ＦＭ＝ＸＹとは、Ｘの値がＦＭ０の値で
あり、Ｙの値がＦＭ１の値であることを意味する。具体
的には、ＦＭ＝１０とは、ＦＭ０＝１、ＦＭ１＝０とい
うことである。次に、ＦＭのコードの意味を説明する。
ＦＭ＝００の場合、この命令は２演算命令であり、演算
フィールド１０６で指示されたＯｐｅｒａｔｉｏｎ＿０
の演算と演算フィールド１０７で指示されたＯｐｅｒａ
ｔｉｏｎ＿１の演算がデコード直後のクロックサイクル
で並列に実行される。ＦＭ＝０１の場合、この命令は２
演算命令であり、演算フィールド１０６で指示されたＯ
ｐｅｒａｔｉｏｎ＿０の演算がデコード直後のクロック
サイクルに実行され、演算フィールド１０７で指示され
たＯｐｅｒａｔｉｏｎ＿１の演算がＯｐｅｒａｔｉｏｎ
＿０の演算に対して１クロックサイクル遅れて実行され
る。ＦＭ＝１０の場合、この命令は２演算命令であり、
演算フィールド１０７で指示されたＯｐｅｒａｔｉｏｎ
＿１の演算がデコード直後のクロックサイクルに実行さ
れ、演算フィールド１０６で指示されたＯｐｅｒａｔｉ
ｏｎ＿０の演算がＯｐｅｒａｔｉｏｎ＿１の演算に対し
て１クロックサイクル遅れて実行される。ＦＭ＝１１の
場合、この命令は１演算命令であり、１０８と１０９と
１１０からなる演算フィールドで指示された１つの演算
がデコード直後のクロックサイクルに実行される。
【００２０】図４は、実行条件フィールド１０５の詳細
を示す。実行条件フィールド１０５は、後述する図８の
プロセッサ状態語のフラグＦ０及びフラグＦ１の値に依
存して、演算フィールド１０６、１０７、または、演算
フィールド１０８と１０９と１１０で示された演算が有
効であるか無効であるかを定める。演算が有効であると
は、演算結果がレジスタ、メモリ、フラグに反映され、
その演算により定義された動作結果が残ることを意味す
る。演算が無効であるとは、演算結果がレジスタ、メモ
リ、フラグに反映されず、定められた演算の種類には関
わらずその演算により無効演算（ＮＯＰ： ｎｏ Ｏｐ
ｅｒａｔｉｏｎ）と同じ結果がレジスタやフラグに残る
ことを意味する。以下、実行条件フィールド１０５の値
をＣＣで表わす。ＣＣ＝０００の場合、演算は、Ｆ０、
Ｆ１の値に関わらず常に有効である。ＣＣ＝００１の場
合、演算は、Ｆ１の値に関わらずＦ０＝真のときのみ有
効である。ＣＣ＝０１０の場合、演算は、Ｆ１の値に関
わらずＦ０＝偽のときのみ有効である。ＣＣ＝０１１の
場合、演算は、Ｆ０の値に関わらずＦ１＝真のときのみ
有効である。ＣＣ＝１００の場合、演算は、Ｆ０の値に
関わらずＦ１＝偽のときのみ有効である。ＣＣ＝１０１
の場合、演算は、Ｆ０＝真かつＦ１＝真のときのみ有効
である。ＣＣ＝１１０の場合、演算は、Ｆ０＝真かつＦ
１＝偽のときのみ有効である。ＣＣ＝１１１の場合の動
作は未定義であり、この値が命令で用いられることはな
い。
【００２１】図５は、２８ビット長で表現される短型の
演算フィールド（図２の１０６、１０７）と５４ビット
長で表現される長型の演算フィールド（図２の１０８、
１０９、１１０で構成）の詳細を示す。短型の演算フィ
ールドには、７つのフォーマット１１１、１１２、１１
３、１１４、１１５、１１６、１１７がある。長型の演
算フィールドには、２つのフォーマット１１８、１１９
がある。フォーマット１１１は演算内容を指定するフィ
ールド１２０、レジスタの番号を指定する２つのフィー
ルド１２１、１２２、レジスタ番号または６ビット長の
即値を指定するフィールド１２３、フィールド１２３が
レジスタ番号を示すか即値を示すかを指定するフィール
ド１２４から構成される。フォーマット１１１はレジス
タ間接アドレッシングのメモリアクセス演算に使用され
る。フォーマット１１２は、演算内容を指定するフィー
ルド１２０、レジスタの番号を指定する２つのフィール
ド１２１、１２２、レジスタ番号または６ビット長の即
値を指定するフィールド１２３、フィールド１２３がレ
ジスタ番号を示すか即値を示すかを指定するフィールド
１２５から構成される。フォーマット１１２は算術演
算、論理演算、シフト演算、ビット演算に使用される。
フォーマット１１３は、演算内容を指定するフィールド
１２０、レジスタの番号を指定するフィールド１２６か
ら構成される。フォーマット１１３はレジスタ指定によ
るジャンプ、分岐命令に使用される。フォーマット１１
４は、演算内容を指定するフィールド１２０、１８ビッ
ト長のディスプレイスメントのフィールド１２７から構
成される。フォーマット１１４はジャンプ、分岐命令に
使用される。フォーマット１１５は、演算内容を指定す
るフィールド１２０、レジスタの番号を指定するフィー
ルド１２１、レジスタ番号または１２ビット長の即値を
指定するフィールド１２８、フィールド１２８がレジス
タ番号を示すか即値を示すかを指定するフィールド１２
９、フィールド１２１がゼロ判定による条件ジャンプお
よび条件分岐を行うか否かを指定するフィールド１３０
から構成される。フォーマット１１５は条件ジャンプ、
条件分岐命令に使用される。フォーマット１１６は、演
算内容を指定するフィールド１２０、レジスタの番号を
指定するフィールド１２１、レジスタ番号または１２ビ
ット長の即値を指定するフィールド１２８、フィールド
１２８がレジスタ番号を示すか即値を示すかを指定する
フィールド１２９から構成される。フォーマット１１６
は条件ジャンプ、条件分岐命令、リピート命令に使用さ
れる。フォーマット１１７は、演算内容を指定するフィ
ールド１２０、レジスタ番号または１２ビット長の即値
を指定するフィールド１２８、フィールド１２８がレジ
スタ番号を示すか即値を示すかを指定するフィールド１
２９、ディレイド命令のディレイ値を指定するフィール
ド１３１から構成される。フォーマット１１７はディレ
イドジャンプ、ディレイド分岐命令に使用される。フォ
ーマット１１８は、演算内容を指定するフィールド１２
０、レジスタの番号を指定する２つのフィールド１２
１、１２２、３２ビット長の即値を指定するフィールド
１３２から構成される。フォーマット１１８は複雑な算
術演算、大きな即値を用いる算術演算、大きなディスプ
レースメント付きレジスタ間接アドレッシングのメモリ
アクセス演算や大きな分岐変位の分岐演算、絶対番地へ
のジャンプ演算などがある。フォーマット１１９は、演
算内容を指定するフィールド１２０、レジスタの番号を
指定する２つのフィールド１２１、１２２、３２ビット
長の即値を指定するフィールド１３２、フィールド１３
２がゼロ判定による条件ジャンプおよび条件分岐を行う
か否かを指定するフィールド１３３から構成される。フ
ォーマット１１９は大きな分岐変位をもつ条件ジャン
プ、条件分岐命令に使用される。
【００２２】図６及び図７は、プロセッサ１のレジスタ
構成を示す図である。プロセッサ１には６４本の３２ビ
ット長の汎用レジスタ５、１８本の制御レジスタ１５
０、および２本のアキュムレータ１８がある。図６は、
汎用レジスタ５、アキュムレータ１８を示す。図７は、
制御レジスタ１５０を示す。汎用レジスタ（Ｒ０）は常
に０（ゼロ）であり、書き込みは無視される。汎用レジ
スタ（Ｒ６３）はスタックポインタであり、後述する図
８のプロセッサ状態語１０のＳＭフィールドの値に依存
してユーザスタックポインタ（ＳＰＵ）または割り込み
スタックポインタ（ＳＰＩ）の値を選択し、動作する。
制御レジスタ１５０には、プログラムカウンタ１５１、
プロセッサ状態語や各種の専用レジスタが含まれる。図
５のフォーマット１１２の演算では６４本の汎用レジス
タ５の各レジスタを上位１６ビットと下位１６ビットに
分けて別々にアクセスできる。また、図５のフォーマッ
ト１１２の演算では２本のアキュムレータ１８は各アキ
ュムレータを上位３２ビットと下位３２ビットを別々に
アクセスできる。
【００２３】図８は、図７のＣＲ１に表わしているプロ
セッサ状態語の詳細を示す。プロセッサ状態語の上位１
６ビット１７０には、スタックポインタを切り替えるＳ
Ｍフィールド１７１、ソフトウェアデバッガトラップ
（ＳＤＢＴ）の検出を示すＥＡフィールド１７２、ＳＤ
ＢＴの許可を指定するＤＢフィールド１７３、デバック
割り込み許可を指定するＤＳフィールド１７４、割り込
み許可を指定するＩＥフィールド１７５、リピート動作
の許可を指定するＲＰフィールド１７６、モジュロアド
レシングの許可を指定する循環モード情報であるＭＤフ
ィールド１７７、矩形領域を繰り返しアクセスするか否
かを判断する矩形循環モード情報、すなわち、矩形領域
のモジュロアドレッシングの許可を指定するＲＭＤフィ
ールド１７８がある。下位１６ビットはフラグフィール
ド１８０である。フラグフィールド１８０には８個のフ
ラグがある。フラグフィールド１８０のうちＦ０フラグ
１８１とＦ１フラグ１８２は、図４で説明したように演
算の有効無効を制御する。各フラグの値は、比較演算や
算術演算の結果に依存して変化するほか、フラグ初期化
演算で初期化したり、フラグ値書き込み演算で任意の値
をフラグフィールド１８０に書き込むことで変化する。
また、フラグ値読み出し演算でフラグフィールド１８０
の値を読み出すこともできる。
【００２４】以下に、プロセッサ１の命令一覧を示す。 A. MCU function instructions A-1. Load/Store instructions LDB : Load one byte to a register with sign extens
ion LDBU : Load one byte to a register with zero exten
sion LDH : Load one half-word to a register with sign e
xtension LDHH : Load one half-word to a register high with
sign extension LDHU : Load one half-word to a register with zero
extension LDW : Load one word to a register LD2W : Load two words to registers LD4BH : Load four bytes to four half-word in two r
egisters with sign extension LD4BHU : Load four bytes to four half-word in two
registers with zeroextension LD2H : Load two half-word to two word in two regis
ters with sign extension STB : Store one byte from a register STH : Store one half-word from a register STHH : Store one half-word from a register high STW : Store one word from a register ST2W : Store two words from registers ST4HB : Store four bytes from four half-word from
two registers ST2H : Store two half-word from two registers MODDEC : Decrement a register value by a 5-bit imm
ediate value MODINC : Increment a register value by a 5-bit imm
ediate value
【００２５】A-2. Transfer instructions MVFSYS : Move a control register to a generalpurpo
se register MVTSYS : Move a general purpose register to a cont
rol register MVFACC : Move a word from an accumulator MVTACC : Move two general purpose registers to an
accumulator
【００２６】A-3. Compare instructions CMPcc : Compare cc = EQ, NE, GT, GE, LT, LE, PS(both positive),NG
(both negative) CMPUcc : Compare unsigned cc = GT, GE, LT, LE
【００２７】A-4. Maximum/Minimum instructionsreser
ved
【００２８】A-5. Arithmetic operation instructions ABS : Absolute ADD : Add ADDC : Add with carry ADDHppp : Add half-word ppp = LLL, LLH, LHL, LHH, HLL, HLH, HHL, HHH ADDS : Add register Rb with the sign of the third
operand ADDS2H : Add sign to two half-word ADD2H : Add two pairs of half-words AVG : Average with rounding towards positive infin
ity AVG2H : Average two pairs of half-words rounding t
owards positive infinity JOINpp : Join two half-words pp = LL, LH, HL, HH SUB : Subtract SUBB : Subtract with borrow SUBHppp : Subtract half-word ppp = LLL, LLH, LHL, LHH, HLL, HLH, HHL, HHH SUB2H : Subtract two pairs of half-words
【００２９】A-6. Logical operation instructions AND : logical AND OR : logical OR NOT : logical NOT XOR : logical exclusive OR ANDFG : logical AND flags ORFG : logical OR flags NOTFG : logical NOT a flag XORFG : logical exclusive OR flags
【００３０】A-7. Shift operation instructions SRA : Shift right arithmetic SRA2H : Shift right arithmetic two half-words SRC : shift right concatenated registers SRL : Shift right logical SRL2H : Shift right logical two half-words ROT : Rotate right ROT2H : Rotate right two half-words
【００３１】A-8. Bit operation instructions BCLR : Clear a bit BNOT : Invert a bit BSET : Set a bit BTST : Test a bit
【００３２】A-9. Branch instructions BRA : Branch BRATZR : Branch if zero BRATNZ : Branch if not zero BSR : Branch to subroutine BSRTZR : Branch to subroutine if zero BSRTNZ : Branch to subroutine if not zero DBRA : Delayed Branch DBRAI : Delayed Branch immediate DBSR : Delayed Branch to subroutine DBSRI : Delayed Branch immediate to subroutine DJMP : Delayed Jump DJMPI : Delayed Jump immediate DJSR : Delayed Jump to subroutine DJSRI : Delayed Jump immediate to subroutine JMP : Jump JMPTZR : Jump if zero JMPTNZ : Jump if not zero JSR : Jump to subroutine JSRTZR : Jump to subroutine if zero JSRTNZ : Jump to subroutine if not zero NOP : No operation
【００３３】A-10. OS-related instructions TRAP : Trap REIT : Return from exception, interrupts, and tra
ps
【００３４】B. DSP function instructions B-1. Arithmetic operation instructions MUL : Multiply MULX : Multiply with extended precision MULXS : Multiply and shift to the right by one with extended precision MULX2H : Multiply two pairs of half-words with ext
ended precision MULHXpp : Multiply two half-words with extended pr
ecision pp = LL, LH, HL, HH MUL2H : Multiply two pairs of half-words MACa : Multiply and add a = 0, 1 MACSa : Multiply, shift to the right by one, and a
dd a = 0, 1 MSUBa : Multiply and subtract a = 0, 1 MSUBSa : Multiply, shift to the right by one, and
subtract a = 0, 1 SAT : Saturate SATHH : Saturate word operand into high half-word SATHL : Saturate word operand into low half-word SATZ : Saturate into positive number SATZ2H : Saturate two half-words into positive num
ber SAT2H : Saturate two half-word operands
【００３５】B-2. Repeat instructions REPEAT : Repeat a block of instructions REPEATI : Repeat a block of instructions with imme
diate
【００３６】次に、実施の形態１で使用するモジュロア
ドレッシングについて、図９を用いて説明する。この実
施の形態では、プロセッサ・コア５がデータＲＡＭ７へ
メモリアクセスする場合を説明する。図９のモジュロア
ドレッシングで使用するレジスタには、次のレジスタが
ある。レジスタ２０１、２０２、２０３は、アクセス領
域の先頭アドレス、最終アドレス、一行あたりのデータ
量をセットするレジスタである。レジスタ２０１は、図
７のＣＲ９、レジスタ２０２は、図７のＣＲ１０、レジ
スタ２０３は、図７のＣＲ１１の制御レジスタを使用す
る。また、汎用レジスタ群２０４の汎用レジスタ２０
７、２０８、２０９は、図６に示す汎用レジスタＲ０か
らＲ６３のうち、予め用途が決まっているＲ０、Ｒ６
２、Ｒ６３以外のいずれかの汎用レジスタである。この
実施の形態では、レジスタ２０７をＲ４、レジスタ２０
８をＲ５、レジスタ２０９をＲ１０とする。以下、この
実施の形態では、それぞれ、ｒ４、ｒ５、ｒ１０として
表す。さらに、レジスタ２０５は、図８に示すプロセッ
サ状態語の中のモジュロアドレッシングの許可を指定す
るＭＤフィールド１７７である。また、レジスタ２０６
は、プロセッサ状態語の中の矩形領域のモジュロアドレ
ッシングの許可を指定するＲＭＤフィールド１７８であ
る。また、図９では、それぞれ、ＣＭＰは比較器、ＳＥ
Ｌは選択器、ＡＤＤは加算器、ＩＮＣは一定の値を加算
する加算器、ＭＡＤＤはモジュロ加算器を意味する。
【００３７】次に、動作を図９及び図１０を用いて説明
する。まず、プロセッサ・コア５は、レジスタ２０１、
レジスタ２０２、レジスタ２０３へ、それぞれ予め汎用
レジスタ群２０４にセットしてあるアクセス領域の先頭
アドレス、最終アドレス、一行あたりのデータ量を、専
用命令によりセットする（図１０、Ｓ１０１）。尚、図
９の汎用レジスタ群２０４には、上記レジスタにセット
する値を保持する汎用レジスタは図示していない。次
に、レジスタ２０５とレジスタ２０６をセットする。ま
た、汎用レジスタｒ５へ汎用レジスタＲ０の値をセット
する（図１０、Ｓ１０２）。この実施の形態では、ｒ５
は、Ｒ０の値である０（ゼロ）を使用する。さらに、ｒ
４へＣＲ９の値、すなわち先頭アドレスをセットする
（図１０，Ｓ１０３）。
【００３８】この実施の形態では、下記の一連の命令列
を用いてモジュロアドレッシング処理を実行する場合を
説明する。下記の命令列は、ＬＯＯＰとラベリングされ
た行（１）から、最終行（３）までを反復処理するもの
である。 ＬＯＯＰ： （１） ＬＤ２Ｗ ｒ１０， ｒ４＋， ｒ５ （２） ・ ・ ・ ＢＲＡ ＬＯＯＰ （３） まず、上記（２）では、ｒ４とｒ５の値がモジュロ加算
器２１０で加算され、加算した結果がバス２１１を通し
て図１のデータＲＡＭ７に出力される。一方で、ｒ４の
値は、モジュロアドレスインクリメンタ２１２（以下
「ＩＮＣ２１２」とする）において、データ転送サイズ
に応じてインクリメントされる。すなわち、（イ）ｒ４
＋ｒ５で指定される場所からデータを読み込む（図１
０、Ｓ１０４）、（ロ）ｒ４の値を一定の値だけインク
リメントする（図１０、Ｓ１０５）、という動作にな
る。（イ）及び（ロ）を繰り返して指定領域のアクセス
を行う。
【００３９】次に、指定領域を繰り返しアクセスする動
作を説明する。まず、矩形領域のメモリアクセスではな
い、通常のモジュロアドレッシングの動作により指定さ
れた領域が繰り返しアクセスされる手順を示す。指定領
域の最終アドレスになるまでは、ＳＥＬ２１３では、Ｉ
ＮＣ２１２で、ｒ４に１回のデータ転送サイズをインク
リメントした値が選択される。選択された値は、ｒ４に
書き戻されて次のＬＤ２Ｗ命令実行時に使用される。上
記の動作と平行して、ｒ４の値が、最終アドレスになっ
たか否かを検出する。具体的には、ＣＭＰ２５１では，
ｒ４とレジスタ２０２に設定された値、すなわち最終ア
ドレスとを比較して、ｒ４が最終アドレスより大きく、
かつ、レジスタ２０５の値ＭＤが有効であれば、論理積
２５２において選択線２１４が真となる。従って、ＳＥ
Ｌ２１３では、レジスタ２０１に設定した値２２０、す
なわち先頭アドレスの値が選択される。ＳＥＬ２１３で
選択された値が、ｒ４へセットされ、バス２１１から出
力される。このようにして、レジスタ２０１の値である
先頭アドレスとレジスタ２０２の値である最終アドレス
で指定されるメモリ領域が循環的に使用できることにな
る。
【００４０】次に矩形領域を繰り返しメモリアクセスす
る場合について説明する。レジスタ２０３にセットされ
ている一行あたりのデータ量を使用する。ＣＭＰ２５３
では、レジスタ２０３の値とＳＥＬ２５５で選択された
アドレスレジスタ２１７の値を加算したものと、ｒ４と
を比較する（図１０、Ｓ１０６）。ｒ４がその行の最終
アドレスより大きく、かつ、レジスタ２０６の値ＲＭＤ
が有効であり、かつ、ＣＭＰ２５１でｒ４が矩形領域の
最終アドレス以下であるとき、選択線２１９が真とな
る。従って、ＳＥＬ２１３では２１５が選択される。Ｓ
ＥＬ２１３で選択された値が、ｒ４へセットされ、バス
２１１から出力される（図１０、Ｓ１０８）。２１５の
値は、レジスタ２０１の値を、行方向インクリメンタ２
１６でインクリメントし、それを保持しているアドレス
レジスタ２１７の出力値である。具体的には、１行目か
ら最終行のいずれかの先頭アドレスである。このように
して、各行の最終アドレスを検出する。また、ＣＭＰ２
５１でｒ４が矩形領域の最終アドレスより大きく（図１
０、Ｓ１０９）、かつ、レジスタ２０６の値ＲＭＤが有
効である場合には（図１０、Ｓ１１０）、ＳＥＬ２１３
では、レジスタ２０１に設定した値２２０、すなわち先
頭アドレスが選択される。このようにして、メモリ上の
矩形領域の最終アドレスを検出し、矩形領域を循環的に
使用する。
【００４１】上記のメモリ使用領域を図１１で説明す
る。通常のモジュロアドレッシングでは、データＲＡＭ
７内の先頭アドレス２８１と最終アドレス２８６で示さ
れる階段状領域２８０を循環的に使用することになる
が、この実施の形態の矩形モジュロアドレッシングで
は、２８１、２８２、２８５、２８６で囲まれる矩形領
域２８７だけを循環的に使用することになり、メモリの
効率的な使用が可能となる。
【００４２】また、この実施の形態１で図２から図８に
基づいて説明したプロセッサは、この発明を実施するた
めのプロセッサの一例であり、本発明の実施ができるプ
ロセッサであれば、他のものでもかまわない。また、図
９のアドレス生成方法も、他の方法で実現することも可
能である。モジュロアドレッシングの許可を指定するＭ
Ｄフィールドは、通常のモジュロアドレッシングを説明
するために図９において示しているが、本発明を実施す
るにあたっては、矩形領域のモジュロアドレッシングの
許可を指定するＲＭＤフィールドのみでも充分である。
【００４３】このようにして、この実施の形態で示した
プロセッサは、アドレッシングモードを複雑にすること
なく、メモリを有効に活用する矩形領域のアクセス装置
及び方法を提供できる。
【００４４】以上のように、本発明のプロセッサは、メ
モリに接続し、メモリへのアクセス処理を司るメモリ制
御部と、上記メモリ制御部へ上記メモリへのアクセス要
求を出力するリクエストマスタ部を内蔵し、上記メモリ
制御部内に、上記メモリ内の任意の連続領域の先頭アド
レスを保持するレジスタと、上記連続領域の最終アドレ
スを保持するレジスタと、列方向のデータ量を保持する
レジスタを備え、かつ連続領域を循環的にアクセスする
循環モード情報と矩形領域を循環的にアクセスする矩形
循環モード情報を備える。上記循環モード情報が有効で
ある時は、上記メモリ制御部が上記先頭及び最終アドレ
ス保持レジスタを用いて上記連続領域を循環的にアクセ
スでき、上記矩形循環モード情報が有効であるときは、
上記メモリ制御部が上記先頭と最終、そして列サイズレ
ジスタを用いて上記矩形領域を循環的にアクセスする制
御機能を有するモジュロアドレッシング制御部を備えて
いることを特徴とする。
【００４５】実施の形態２．実施の形態２では、プロセ
ッサ１から外部のメモリ２へメモリアクセスをする場合
を説明する。図１２は、この発明の一例である実施の形
態２のプロセッサとメモリとの関係を、図１で示した構
成を簡略化して表わした図である。図１２は、プロセッ
サ１とメモリ２とから構成されている。メモリ２は、デ
ータが置かれるメモリである。プロセッサ１は、メモリ
制御部３と、リクエストマスタ４ａとを備えている。ま
た、リクエストマスタ４ａは、レジスタ群９ａとアドレ
ス生成制御部１０ａとを備えている。メモリ制御部３
は、リクエストマスタ部４ａのメモリ２へのアクセス要
求を調停し、プロセッサ１とメモリ２とのデータのやり
とりを仲介する。リクエストマスタ４ａは、プロセッサ
内部のデータバスの主体となる。アドレス生成制御部１
０ａは、メモリ上の任意の行及び列より形成される矩形
領域をアクセスするためのアドレスを生成し、出力す
る。３０１、３０２、３０３は任意の矩形領域を指定す
るためのレジスタである。メモリ２に示した３０４は、
上記レジスタ９ａによって指定されるメモリ上の使用矩
形領域である。
【００４６】図１２に基づいて、実施の形態２における
メモリアクセスの動作について説明する。まず、リクエ
ストマスタ４ａは、メモリ制御部３に対して、メモリ２
へのアクセス要求を出力する。通常、上記アクセス要求
は、複数のリクエストマスタから出力されるため、メモ
リ制御部３はこれらのアクセス要求を調停し、１の要求
に対してアクセス許可を与える。次に、リクエストマス
タ４ａは、メモリ２に対するアクセスアドレスを生成し
てメモリ制御部３に出力し、メモリ制御部３を介してメ
モリ２とデータのやりとりを行う。使用矩形領域３０４
の最後のアドレスまでアクセスしたら、リクエストマス
タ４ａのアクセスは終了する。使用矩形領域３０４の最
後のアドレスは、レジスタ３０１、レジスタ３０２、レ
ジスタ３０３で指定される。以上が、メモリアクセス動
作の概略である。
【００４７】実施の形態２におけるメモリの使用領域を
図１３で説明する。メモリ２上に、レジスタ３０１、レ
ジスタ３０２、レジスタ３０３によって、使用矩形領域
３０４が指定される。上記矩形領域３０４において、リ
クエストマスタ４ａで生成されるアクセスするアドレス
の出力順は、レジスタ３０１で示される先頭アドレスＰ
から矢印Ｓの方向である。上記出力順で、レジスタ３０
２に設定された行数分出力していく。
【００４８】次に、図１４に基づいて、アクセスアドレ
スを生成する過程について説明する。この実施の形態の
アクセスアドレスを生成する過程では、アクセスアドレ
スを生成し、出力アドレスレジスタ３０５に設定して、
出力アドレスレジスタ３０５の値をメモリ制御部３へ出
力する。まず、レジスタ３０１に設定された使用矩形領
域３０４の先頭アドレスを、出力アドレスレジスタ３０
５にセットし、出力する。次にアクセスするアドレス
は、列方向のアドレスインクリメンタ３０６にて、前回
のアクセスアドレスの値に１回のデータ転送量を加算す
ることによって生成され、出力アドレスレジスタ３０５
にセットされる。行の終わりまで同様の動作を繰り返
す。
【００４９】任意の行の最終アドレスに至ったか否か
は、次のようにして判断する。任意の行の最終アドレス
は、レジスタ３０３とレジスタ３０１によって算出す
る。任意の行の最終アドレスは、列最終アドレスレジス
タ３０７へ設定される。３１２において、列最終アドレ
スレジスタ３０７と、列方向のアドレスインクリメンタ
３０６の結果が一致する場合、次にアクセスするアドレ
スは、次の行の先頭アドレスである。次の行の先頭アド
レスは、行方向のアドレスインクリメンタ３０８とレジ
スタ３０１によって生成される。このようにして、次の
行の先頭アドレスが出力アドレスレジスタ３０５にセッ
トされる。以下、上記の列方向へのアクセスと、行方向
へのアクセスの動作を繰り返す。３１１において、ＳＥ
Ｌ３０９の出力が、列最終アドレスレジスタ３０７及
び、レジスタ３０１とレジスタ３０２によって算出され
た最終行の先頭アドレスを格納するための最終行先頭ア
ドレスレジスタ３１０と一致した場合、終了信号を生成
して、メモリアクセス及びアクセスアドレスの生成は終
了する。
【００５０】図１５を用いて、上記の処理の流れを説明
する。まず、ステップＳ１４１において、レジスタ３０
１に設定された先頭アドレスを出力アドレスレジスタ３
０５へセットし、ステップＳ１４２にてアクセスするア
ドレスを、メモリ制御部３へ出力する。次にステップＳ
１４３で列方向のインクリメントを行う（３０６）。ス
テップＳ１４４にてステップＳ１４３の結果がレジスタ
３０１とレジスタ３０３とから算出される、行の最終ア
ドレス（列最終アドレスレジスタ３０７）を超えたかど
うかを判定する。ステップＳ１４３の結果が列最終アド
レスレジスタ３０７を超えていないならば、ステップＳ
１４７にて、次にアクセスするアドレスを出力アドレス
レジスタ３０５へセットし、ステップＳ１４２に戻る。
ステップＳ１４３の結果が、列最終アドレスレジスタ３
０７を超えたならば、ステップＳ１４５に進んで次の行
の先頭アドレスを出力アドレスレジスタ３０５へセット
する。ステップＳ１４６にてステップＳ１４５の結果
が、レジスタ３０１とレジスタ３０２とから算出され
る、最終行を超えたかどうかを判断する。ステップＳ１
４４の結果が最終行を超えていないならば、ステップＳ
１４２に戻って出力アドレスレジスタ３０５をメモリ制
御部３へ出力する。ステップＳ１４６の結果が最終行を
超えているならば、メモリアクセスは終了する。
【００５１】なお、上記においては矩形領域を指定する
ための方法として、先頭アドレス、１行あたりのデータ
量、矩形領域の行数を採用したが、矩形領域を指定する
ためには別の方法もあり、それらを用いた場合も、上記
と同様な方法によって同様な機能を実現できることは言
うまでもない。
【００５２】また、上記においては、一例として図１４
のようなアクセスするアドレスを生成する方法を記述し
ているが、図１５を満たすような方式であるならばこの
他の方法でも充分であることは言うまでもない。さら
に、図１５において、ステップＳ１４７は、ステップＳ
１４３列方向インクリメントするとともに、出力するア
ドレスレジスタへステップＳ１４３の結果をセットする
手順でもかまわない。
【００５３】以上のように、メモリに接続し、メモリへ
のアクセス処理を司るメモリ制御部と、上記メモリ制御
部へ上記メモリへのアクセス要求を出力するリクエスト
マスタ部を内蔵し、上記リクエストマスタ部内に、上記
メモリ内の任意の矩形領域を規定するためのレジスタ群
を備え、上記メモリ制御部が上記レジスタを用いて上記
矩形領域を連続領域としてアクセスできるとともに、上
記矩形領域の最終アドレスから先頭アドレスを連続領域
としてアクセスするためのアドレスを上記メモリ制御部
に出力する制御機能を有することを特徴とする。
【００５４】実施の形態３．実施の形態１では、プロセ
ッサ・コア５からデータＲＡＭ７へアクセスする場合を
説明したが、この実施の形態では、プロセッサ・コア５
から外部にあるメモリ２にアクセスする場合を図１を用
いて説明する。この実施の形態では、実施の形態２のリ
クエストマスタの一つとして、プロセッサ・コア５が該
当する場合である。プロセッサ・コア５のアクセスアド
レスの生成は、実施の形態１の場合と同様にして生成さ
れる。従って、図９において、アドレスの出力先をメモ
リ２へすることにより、実現できるものである。
【００５５】
【発明の効果】この発明によれば、アドレスの管理を煩
雑にすることなく、メモリ上の矩形領域をアクセスし、
メモリを有効に利用することができる。
【００５６】さらに、この発明によれば、矩形領域の先
頭アドレスと、矩形領域の最終アドレスと、矩形領域の
１行あたりのデータ量とを指定することにより、限定さ
れた数のレジスタで矩形領域をアクセスすることができ
る。
【００５７】さらに、この発明によれば、矩形領域の先
頭アドレスと、矩形領域の１行あたりのデータ量と、矩
形領域の行数とを指定することにより、限定された数の
レジスタで矩形領域をアクセスすることができる。
【００５８】また、この発明によれば、上記矩形領域を
繰り返しアクセスすることができる。
【００５９】この発明によれば、矩形循環モード情報に
より、上記矩形領域を繰り返しアクセスするか否かを判
断し、変更することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態のプロセッサとメモリ
との関係を表した図である。
【図２】 この発明の実施の形態１のプロセッサの命令
フォーマットを示す図である。
【図３】 図２におけるフォーマットフィールドの詳細
図である。
【図４】 図２における実行条件フィールドの詳細を示
す図である。
【図５】 図２における演算フィールドの詳細を示す図
である。
【図６】 この発明の実施の形態１のプロセッサのレジ
スタのうち、汎用レジスタとアキュムレータの構成を示
す図である。
【図７】 この発明の実施の形態１のプロセッサのレジ
スタのうち、制御レジスタの構成を示す図である。
【図８】 図７に示すプロセッサ状態語の詳細を示す図
である。
【図９】 この発明の実施の形態１のモジュロアドレッ
シング工程を示す図である。
【図１０】 この発明の実施の形態１のアクセスアドレ
ス生成の処理手順を示すフローチャート図である。。
【図１１】 この発明の実施の形態１及び従来のモジュ
ロアドレッシングを使用した場合のメモリ使用領域を示
す図である。
【図１２】 この発明の実施の形態２のプロセッサとメ
モリとの関係を表した図である。
【図１３】 この発明の実施の形態２のメモリの使用領
域を示す図である。
【図１４】 この発明の実施の形態２のアクセスアドレ
ス生成の一例を示す図である。
【図１５】 この発明の実施の形態２のアクセスアドレ
ス生成の処理手順を示すフローチャート図である。
【図１６】 従来のモジュロアドレッシング工程を内蔵
したプロセッサとメモリとの関係を表した図である。
【図１７】 従来のメモリ使用方法を示す図である。
【図１８】 従来の使用方法で矩形領域を管理した場合
の図である。
【符号の説明】
１，１ｐ プロセッサ、２ メモリ、３，３ｐ メモリ
制御部、４，４ａ，４ｐ リクエストマスタ部、４１〜
４５ リクエストマスタ、５ プロセッサ・コア、６，
６ｐ モジュロアドレッシング制御部、７ データＲＡ
Ｍ、８ 命令ＲＡＭ、９，９ａ，１１ レジスタ群、１
０ アドレス生成制御部、２０４ 汎用レジスタ群、２
０５ 循環モード情報、２０６ 矩形循環モード情報、
２１０モジュロ加算器、３０４ 使用矩形領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 朗 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5B015 HH01 KB41 KB43 MM03 5B060 AB17 AC11 GA11 5B062 AA10 BB10 CC05 DD08 EE08 FF02 HH10

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 行と列からなる二次元の領域のメモリを
    有する記憶装置に接続され、 メモリ上の任意のアドレスを保持するレジスタ群と、 上記レジスタ群で保持されたアドレスを用いて、メモリ
    上の任意の行及び列より形成される矩形領域をアクセス
    するためのアドレスを生成し、出力するアドレス生成制
    御部とを備えたプロセッサ。
  2. 【請求項２】 上記レジスタ群は、少なくとも上記矩形
    領域の先頭アドレスと上記矩形領域の最終アドレスと上
    記矩形領域の１行あたりのデータ量とを保持するレジス
    タを備え、 上記アドレス生成制御部は、上記矩形領域の先頭アドレ
    スと、上記矩形領域の最終アドレスと、上記１行あたり
    のデータ量とから指定される矩形領域をアクセスするア
    ドレスを生成することを特徴とする請求項１記載のプロ
    セッサ。
  3. 【請求項３】 上記レジスタ群は、少なくとも上記矩形
    領域の先頭アドレスと、上記矩形領域の１行あたりのデ
    ータ量と、上記矩形領域の行数とを保持するレジスタを
    備え、 上記アドレス生成制御部は、上記矩形領域の先頭アドレ
    スと、上記１行あたりのデータ量と、上記矩形領域の行
    数とから指定される矩形領域をアクセスするアドレスを
    生成することを特徴とする請求項１記載のプロセッサ。
  4. 【請求項４】 上記アドレス生成制御部は、上記矩形領
    域を繰り返しアクセスすることができるアドレスを生成
    するモジュロアドレッシング制御部を備えたことを特徴
    とする請求項１から３いずれか記載のプロセッサ。
  5. 【請求項５】 上記レジスタ群は、上記矩形領域を繰り
    返しアクセスするか否かを判断する矩形循環モード情報
    を記憶し、 上記モジュロアドレッシング制御部は、矩形循環モード
    情報の値に依存して上記矩形領域を繰り返しアクセスを
    するか否かを判断することを特徴とする請求項４記載の
    プロセッサ。
  6. 【請求項６】 上記アドレス生成制御部は、上記矩形領
    域の先頭アドレスに１回のデータ転送量を加算すること
    によって次にアクセスするアドレスを生成し、 上記生成したアドレスと、上記矩形領域の先頭アドレス
    及び上記１行あたりのデータ量とから生成したアクセス
    している行の列最終アドレスとを比較し、 上記生成したアドレスが、アクセスしている行の列最終
    アドレスを超えた場合には、次の行の先頭アドレスを生
    成し、 上記次の行の先頭アドレスに１回のデータ転送量を加算
    することにより、次にアクセスするアドレスを生成する
    アドレスの生成を繰り返すことにより、上記矩形領域を
    アクセスし、生成したアドレスが、上記矩形領域の最終
    アドレスを超えた場合に、矩形領域のアクセスが終了し
    たことを検出することを特徴とする請求項２記載のプロ
    セッサ。
  7. 【請求項７】 上記モジュロアドレッシング制御部は、
    矩形循環モード情報の値が、上記矩形領域を繰り返しア
    クセスすることを指示している場合であって、上記生成
    したアドレスが上記矩形領域の最終アドレスを超えた場
    合に、次にアクセスするアドレスを、上記矩形領域の先
    頭アドレスに指定することを特徴とする請求項５記載の
    プロセッサ。
  8. 【請求項８】 上記アドレス生成制御部は、上記矩形領
    域の先頭アドレスに１回のデータ転送量を加算すること
    によって次にアクセスするアドレスを生成し、 上記生成したアドレスと、上記先頭アドレス及び上記１
    行あたりのデータ量とから生成したアクセスしている行
    の列最終アドレスとを比較し、 上記生成したアドレスが、アクセスしている行の列最終
    アドレスを超えた場合には、次の行の先頭アドレスを生
    成し、 上記次の行の先頭アドレスに１回のデータ転送量を加算
    することにより、次にアクセスするアドレスを生成する
    アドレスの生成を繰り返すことにより、上記矩形領域を
    アクセスし、生成したアドレスが、上記矩形領域の行数
    を超えた場合に、矩形領域のアクセスが終了したことを
    検出することを特徴とする請求項３記載のプロセッサ。
  9. 【請求項９】 行と列からなる二次元の領域のメモリを
    有する記憶装置のメモリ制御方法において、 メモリ上の任意のアドレスを保持する保持工程と、 上記保持工程で保持されたアドレスを用いて、メモリ上
    の任意の行及び列より形成される矩形領域をアクセスす
    るためのアドレスを生成し、出力するアドレス生成制御
    工程と、 上記アドレス生成制御工程が生成したアドレスへのメモ
    リアクセス要求を制御するメモリ制御工程とを備えたこ
    とを特徴とするメモリ制御方法。
JP10290144A 1998-10-13 1998-10-13 プロセッサ及びメモリ制御方法 Pending JP2000122919A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10290144A JP2000122919A (ja) 1998-10-13 1998-10-13 プロセッサ及びメモリ制御方法
US09/208,476 US6314505B1 (en) 1998-10-13 1998-12-10 Processor and method for accessing rectangular areas in memory
GB9828199A GB2343027B (en) 1998-10-13 1998-12-21 A processor and memory control method
KR1019990002409A KR20000028546A (ko) 1998-10-13 1999-01-26 프로세서및메모리제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10290144A JP2000122919A (ja) 1998-10-13 1998-10-13 プロセッサ及びメモリ制御方法

Publications (1)

Publication Number Publication Date
JP2000122919A true JP2000122919A (ja) 2000-04-28

Family

ID=17752358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10290144A Pending JP2000122919A (ja) 1998-10-13 1998-10-13 プロセッサ及びメモリ制御方法

Country Status (4)

Country Link
US (1) US6314505B1 (ja)
JP (1) JP2000122919A (ja)
KR (1) KR20000028546A (ja)
GB (1) GB2343027B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331565B1 (ko) * 1999-12-17 2002-04-06 윤종용 매트릭스 연산 장치 및 매트릭스 연산기능을 갖는 디지털신호처리 장치
DE102005038567A1 (de) * 2005-08-12 2007-02-15 Micronas Gmbh Multi-Prozessor-Architektur und Verfahren zum Steuern von Speicherzugriff bei einer Multi-Prozess-Architektur
JP5739779B2 (ja) * 2011-09-26 2015-06-24 ルネサスエレクトロニクス株式会社 Ｓｉｍｄプロセッサ及びコントロールプロセッサ並びにプロセッサ要素
CN111240581B (zh) 2018-11-29 2023-08-08 北京地平线机器人技术研发有限公司 存储器访问控制方法、装置和电子设备
US20220414050A1 (en) * 2021-06-28 2022-12-29 Silicon Laboratories Inc. Apparatus for Memory Configuration for Array Processor and Associated Methods
US20220413850A1 (en) * 2021-06-28 2022-12-29 Silicon Laboratories Inc. Apparatus for Processor with Macro-Instruction and Associated Methods
US20220414049A1 (en) * 2021-06-28 2022-12-29 Silicon Laboratories Inc. Apparatus for Array Processor and Associated Methods
KR102470802B1 (ko) 2021-11-24 2022-11-28 재영티에스(주) 어스앵커용 천공장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3938102A (en) * 1974-08-19 1976-02-10 International Business Machines Corporation Method and apparatus for accessing horizontal sequences and rectangular sub-arrays from an array stored in a modified word organized random access memory system
US3996559A (en) * 1974-11-07 1976-12-07 International Business Machines Corporation Method and apparatus for accessing horizontal sequences, vertical sequences and regularly spaced rectangular subarrays from an array stored in a modified word organized random access memory system
US3995253A (en) * 1975-03-03 1976-11-30 International Business Machines Corporation Method and apparatus for accessing horizontal sequences, vertical sequences, and rectangular subarrays from an array stored in a modified word organized random access memory system
US4090174A (en) * 1976-11-01 1978-05-16 International Business Machines Corporation Method and apparatus for accessing horizontal sequences, vertical sequences and rectangular subarrays from an array stored in a modified word organized random access memory system
JPS6072020A (ja) 1983-09-29 1985-04-24 Nec Corp デュアルポ−トメモリ回路
NL8600848A (nl) 1986-04-03 1987-11-02 Philips Nv Geheugen met gelijktijdig adresseerbare geheugenelementen.
JPS62293581A (ja) 1986-06-13 1987-12-21 Ricoh Co Ltd メモリ制御方式
CA1311063C (en) * 1988-12-16 1992-12-01 Tokumichi Murakami Digital signal processor
JP3027445B2 (ja) * 1991-07-31 2000-04-04 株式会社高取育英会 メモリーコントロールデバイス
JPH0620034A (ja) * 1992-07-02 1994-01-28 Nec Corp 画像処理用アドレス生成回路
US5363337A (en) 1992-07-15 1994-11-08 Micron Technology, Inc. Integrated circuit memory with variable addressing of memory cells
JPH06324935A (ja) * 1993-05-11 1994-11-25 Matsushita Electric Ind Co Ltd アドレス発生器およびアドレス発生システム
JPH06342467A (ja) * 1993-06-01 1994-12-13 Toshiba Corp メモリアクセス装置

Also Published As

Publication number Publication date
GB2343027A (en) 2000-04-26
KR20000028546A (ko) 2000-05-25
GB2343027B (en) 2000-08-30
US6314505B1 (en) 2001-11-06
GB9828199D0 (en) 1999-02-17

Similar Documents

Publication Publication Date Title
US7694109B2 (en) Data processing apparatus of high speed process using memory of low speed and low power consumption
EP1126368B1 (en) Microprocessor with non-aligned circular addressing
JP4934356B2 (ja) 映像処理エンジンおよびそれを含む映像処理システム
JPH03147021A (ja) 命令指定方法及び命令実行方式
US6006315A (en) Computer methods for writing a scalar value to a vector
JPH04313121A (ja) インストラクションメモリ装置
US20230385063A1 (en) Streaming engine with early exit from loop levels supporting early exit loops and irregular loops
JP3729540B2 (ja) 画像処理装置
US5710914A (en) Digital signal processing method and system implementing pipelined read and write operations
JP2001034471A (ja) Ｖｌｉｗ方式プロセッサ
JP2000122919A (ja) プロセッサ及びメモリ制御方法
US6948049B2 (en) Data processing system and control method
JPH03233630A (ja) 情報処理装置
JP4502532B2 (ja) データ処理装置
JP2002229779A (ja) 情報処理装置
JPH10143494A (ja) スカラ／ベクトル演算の組み合わせられた単一命令複数データ処理
GB2402759A (en) Transferring data files between a register file and a memory
US20030009652A1 (en) Data processing system and control method
KR100188374B1 (ko) 연산처리장치
JP2520882B2 (ja) デ−タ処理装置およびデ−タ処理方法
JPS59114677A (ja) ベクトル処理装置
US6363469B1 (en) Address generation apparatus
JPH04104350A (ja) マイクロプロセッサ
JP3520372B2 (ja) メモリ制御ユニット並びに入出力制御ユニットの動作におけるクリティカル・パスの削除
US9323521B2 (en) Decimal floating-point processor