JPH0320809A - クロック切換回路及びクロック切換方法 - Google Patents
クロック切換回路及びクロック切換方法Info
- Publication number
- JPH0320809A JPH0320809A JP1155312A JP15531289A JPH0320809A JP H0320809 A JPH0320809 A JP H0320809A JP 1155312 A JP1155312 A JP 1155312A JP 15531289 A JP15531289 A JP 15531289A JP H0320809 A JPH0320809 A JP H0320809A
- Authority
- JP
- Japan
- Prior art keywords
- level
- clock
- clocks
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ひとつの発振源から成る周波数の異なる２つ
のクロックを安定に切換えることを特徴とするクロック
切換回路に関するものである。
のクロックを安定に切換えることを特徴とするクロック
切換回路に関するものである。
従来の技術
従来のクロック切換回路の例を第３図に示す。
１０１，１０２はひとつの発振源（図示せず）から戊る
周波数の異なるクロック、１０３はモード設定信号入力
端子、１０４，１０５は切換回路、１０６は切換回路１
０４．１０５を逆極性に設定するためのインバータであ
る。第４図では、第３図の回路のタイミングチャートの
例を示す。Ａ，Ｂはひとつの発振源から成る周波数の異
なるクロック、Ｃはモード設定信号、Ｄは出力信号であ
る。波形Ａの周期をｔｆ，波形Ｂの周期をｔ８とし、切
換えた後のパルスＤの周期をｔｅｘとすると、ｔｆ≦ｔ
ｅｘ≦ｔ８の関係を満足しなければならない。波形Ｃが
Ｌレベルの時、クロック波形Ａが選択され、Ｈレベルの
時、クロックＢが選択される。波形Ｃが、Ｌレベルから
Ｈレベルに変わると、クロックａ，ｂのエツヂに無関係
に切換るため・ ｔ５ｘ＜ｔｆとなってしまう。
周波数の異なるクロック、１０３はモード設定信号入力
端子、１０４，１０５は切換回路、１０６は切換回路１
０４．１０５を逆極性に設定するためのインバータであ
る。第４図では、第３図の回路のタイミングチャートの
例を示す。Ａ，Ｂはひとつの発振源から成る周波数の異
なるクロック、Ｃはモード設定信号、Ｄは出力信号であ
る。波形Ａの周期をｔｆ，波形Ｂの周期をｔ８とし、切
換えた後のパルスＤの周期をｔｅｘとすると、ｔｆ≦ｔ
ｅｘ≦ｔ８の関係を満足しなければならない。波形Ｃが
Ｌレベルの時、クロック波形Ａが選択され、Ｈレベルの
時、クロックＢが選択される。波形Ｃが、Ｌレベルから
Ｈレベルに変わると、クロックａ，ｂのエツヂに無関係
に切換るため・ ｔ５ｘ＜ｔｆとなってしまう。
発明が解決しようとする課題
以上のように構成されたクロック切換回路では、クロッ
ク１０１、あるいはクロック１０２に、非同期に、モー
ド設定信号１０３により切換るため、エッヂがずれ、動
作させようとする回路のクロック周波数範囲外になり、
動作限界を越え動作保証ができなくなり、誤動作を生じ
るなどの不都合が生じる。
ク１０１、あるいはクロック１０２に、非同期に、モー
ド設定信号１０３により切換るため、エッヂがずれ、動
作させようとする回路のクロック周波数範囲外になり、
動作限界を越え動作保証ができなくなり、誤動作を生じ
るなどの不都合が生じる。
課題を解決するための手段
本発明は、クロック切換回路において、切換回路を制御
する回路として、ひとつの発振源から成る周波数の異な
るクロックと、モード設定信号から成る論理回路を有す
るものである。
する回路として、ひとつの発振源から成る周波数の異な
るクロックと、モード設定信号から成る論理回路を有す
るものである。
作用
この構成によって、ひとつの発振源から成る周波数の異
なるクロックの切換えを行う際、クロックに同期して、
動作させようとする回路のクロック周波数内で切換える
ことができる。
なるクロックの切換えを行う際、クロックに同期して、
動作させようとする回路のクロック周波数内で切換える
ことができる。
実施例
本発明の一実施例として、第１図は回路構成のブロック
図であり、第２図Ａ−Ｈにそのタイミングチャートを示
し、動作説明を行う。第１図において２１．２２は周波
数の異なるクロック信号、２３は初期値を設定する信号
、２４はモード設定信号である。３３は制御回路であり
、クロック２１．２２がＬレベル、モード設定信号がＨ
レベルのとき、制御回路３３の出力はＨレベルとなる。
図であり、第２図Ａ−Ｈにそのタイミングチャートを示
し、動作説明を行う。第１図において２１．２２は周波
数の異なるクロック信号、２３は初期値を設定する信号
、２４はモード設定信号である。３３は制御回路であり
、クロック２１．２２がＬレベル、モード設定信号がＨ
レベルのとき、制御回路３３の出力はＨレベルとなる。
また３４も制御回路であり、クロック２１，２ ２ カ
Ｌ Ｌ／ヘ／Ｌ／、−ｒ：−ド設定信号がＬレベルのと
き制御回路３４の出力はＨレベルとなる。３５はＲ−Ｓ
フリップフロップであり、出力が切換回路３１と、イン
パータ３６の入カとなる。インバータ３６の出力が切換
回路３２の入カとなる。
Ｌ Ｌ／ヘ／Ｌ／、−ｒ：−ド設定信号がＬレベルのと
き制御回路３４の出力はＨレベルとなる。３５はＲ−Ｓ
フリップフロップであり、出力が切換回路３１と、イン
パータ３６の入カとなる。インバータ３６の出力が切換
回路３２の入カとなる。
第２図においてａ， ｔ）は各々周波数の異なるクロッ
クを示す。Ｃは第２図でのモード設定信号２４を示す。
クを示す。Ｃは第２図でのモード設定信号２４を示す。
ＣでＬレベルからＨレベルニ変わり、クロックａ，ｂが
Ｌレベルの時出力ｄはクロックａからクロックｂに切換
わる。ｅ，ｇ，ｉについてもモード設定信号２４を示し
，ｆ，ｈ，ｊは、各々ｅ＋ｇｌｌに対応する出カを示す
。
Ｌレベルの時出力ｄはクロックａからクロックｂに切換
わる。ｅ，ｇ，ｉについてもモード設定信号２４を示し
，ｆ，ｈ，ｊは、各々ｅ＋ｇｌｌに対応する出カを示す
。
ｄ，ｆ，ｈ，ｊはクロックの周波数が切換るとき、クロ
ックａ， ｂが共にＬレベルの時切換るのでクロック
ａの立下がりエッヂを保持し、次の立上がりエッヂはク
ロックｂの立上がりエッヂに従う。ｋ，ｍ，ｏ，ｑは第
２図でのモード設定信号２４がＨレベルからＬレベルに
変わったことを示す。その時の出力を各々ｌ，ｎ，ｐ，
ｒで示す。
ックａ， ｂが共にＬレベルの時切換るのでクロック
ａの立下がりエッヂを保持し、次の立上がりエッヂはク
ロックｂの立上がりエッヂに従う。ｋ，ｍ，ｏ，ｑは第
２図でのモード設定信号２４がＨレベルからＬレベルに
変わったことを示す。その時の出力を各々ｌ，ｎ，ｐ，
ｒで示す。
ＨレベルからＬレベルに変わりクロックａ，ｂがＬレベ
ルのとき出力はクロックｂからクロックａに切換る。こ
の場合、出力！，ｎ，ｐ，ｒはクロックａ，ｂが共にＬ
レベルの時切換るのでクロックｂの立下がりエッヂを保
持し、次の立上がりエッヂはクロックａの立上りエッヂ
に従う。
ルのとき出力はクロックｂからクロックａに切換る。こ
の場合、出力！，ｎ，ｐ，ｒはクロックａ，ｂが共にＬ
レベルの時切換るのでクロックｂの立下がりエッヂを保
持し、次の立上がりエッヂはクロックａの立上りエッヂ
に従う。
以上のように、ひとつの発振源から成る周波数の異なる
クロックの切換回路を制御する回路として、ひとつの発
振源から成る周波数の異なるクロック自身とモード設定
信号から戊る制御回路と、それを入力とするＲ−Ｓフリ
ップフロップを設けることにより、エッヂがずれること
なくクロックに同期して、動作させようとする回路のク
ロック周波数内で切換えることができる。
クロックの切換回路を制御する回路として、ひとつの発
振源から成る周波数の異なるクロック自身とモード設定
信号から戊る制御回路と、それを入力とするＲ−Ｓフリ
ップフロップを設けることにより、エッヂがずれること
なくクロックに同期して、動作させようとする回路のク
ロック周波数内で切換えることができる。
なお、第１図の実施例において、クロック２１，２２が
Ｌレベル、モード設定信号がＨレベルのとき、制御回路
３３の出力がＨレベル、クロック２１．２２がＬレベル
、モード設定信号がＬレベルのとき、制御回路３４の出
カがＨレベルとしたが、クロック２１．２２がＨレベル
、モード設定信号がＨレベルのとき、制御回路３３の出
カがＨレベル、クロック２１．２２がＨレベル、モード
設定信号がＬレベルのとき、制御回路３４の出力がＨレ
ベルとしてもよい。またクロック２１２２がＬレベル、
モード設定信号がＬレベルのとき、制御回路３３の出カ
がＨレベル、クロック２１．２２がＬレベル、モード設
定信号がＨレベルのとき、制御回路３４の出カがＨレベ
ル、あるいはクロック２１．２２がＨレベル、モード設
定信号がＬレベルのとき、制御回路３３の出カがＨレベ
ル、クロック２１．２２がＨレベル、モード設定信号が
Ｌレベルのとき、制御回路３４の出カがＨレベルとして
も同様である。
Ｌレベル、モード設定信号がＨレベルのとき、制御回路
３３の出力がＨレベル、クロック２１．２２がＬレベル
、モード設定信号がＬレベルのとき、制御回路３４の出
カがＨレベルとしたが、クロック２１．２２がＨレベル
、モード設定信号がＨレベルのとき、制御回路３３の出
カがＨレベル、クロック２１．２２がＨレベル、モード
設定信号がＬレベルのとき、制御回路３４の出力がＨレ
ベルとしてもよい。またクロック２１２２がＬレベル、
モード設定信号がＬレベルのとき、制御回路３３の出カ
がＨレベル、クロック２１．２２がＬレベル、モード設
定信号がＨレベルのとき、制御回路３４の出カがＨレベ
ル、あるいはクロック２１．２２がＨレベル、モード設
定信号がＬレベルのとき、制御回路３３の出カがＨレベ
ル、クロック２１．２２がＨレベル、モード設定信号が
Ｌレベルのとき、制御回路３４の出カがＨレベルとして
も同様である。
発明の効果
本発明のクロック切換回路によれば、クロックに同期し
て、クロック信号が換わるため、エッヂずれがなく所望
の周波数のクロックが得られる。
て、クロック信号が換わるため、エッヂずれがなく所望
の周波数のクロックが得られる。
第１図は本発明の実施例におけるクロック切換回路図、
第２図（Ａ）〜（Ｈ）は第１図の回路のタイミングチャ
ート、第３図は従来のクロック切換回路図、第４図は第
３図の回路のタイミングの一例を示すタイミングチャー
トである。 ２１．２２・・・・・・ひとつの発振源から成る周波数
の異なるクロック、１０１．１０２・・・・・・ひとつ
の発振源から成る周波数の異なるクロック、２３・・・
・・・初期値設定信号、２４，１０３・・・・・・モー
ド設定信号、３１，’３２，１０４．１０５・・・・・
・切換回路、３３．３４・・・・・・制御回路、３５・
・・・・・Ｒ−Ｓフリップフロップ、３６，１０６・・
・・・・インパータ。
第２図（Ａ）〜（Ｈ）は第１図の回路のタイミングチャ
ート、第３図は従来のクロック切換回路図、第４図は第
３図の回路のタイミングの一例を示すタイミングチャー
トである。 ２１．２２・・・・・・ひとつの発振源から成る周波数
の異なるクロック、１０１．１０２・・・・・・ひとつ
の発振源から成る周波数の異なるクロック、２３・・・
・・・初期値設定信号、２４，１０３・・・・・・モー
ド設定信号、３１，’３２，１０４．１０５・・・・・
・切換回路、３３．３４・・・・・・制御回路、３５・
・・・・・Ｒ−Ｓフリップフロップ、３６，１０６・・
・・・・インパータ。
Claims (1)
- 周波数の異なるクロックと、モードを設定する信号とを
入力とする２つの制御回路と、制御回路の出力がＲ−Ｓ
の入力となるＲ−Ｓフリップフロップと、周波数の異な
るクロックを入力とする２つの切換回路を備え、フリッ
プフロップの出力で２つの切換回路の一方が選択され周
波数の異なるクロックの一方が出力されることを特徴と
するクロック切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155312A JP2666479B2 (ja) | 1989-06-16 | 1989-06-16 | クロック切換回路及びクロック切換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155312A JP2666479B2 (ja) | 1989-06-16 | 1989-06-16 | クロック切換回路及びクロック切換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0320809A true JPH0320809A (ja) | 1991-01-29 |
| JP2666479B2 JP2666479B2 (ja) | 1997-10-22 |
Family
ID=15603139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1155312A Expired - Fee Related JP2666479B2 (ja) | 1989-06-16 | 1989-06-16 | クロック切換回路及びクロック切換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666479B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005074138A3 (en) * | 2004-01-29 | 2006-03-02 | Koninkl Philips Electronics Nv | Programmable and pausable clock generation unit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61128729U (ja) * | 1985-01-29 | 1986-08-12 | ||
| JPS63271514A (ja) * | 1987-04-28 | 1988-11-09 | Seiko Epson Corp | クロツク信号の切り替え回路 |
-
1989
- 1989-06-16 JP JP1155312A patent/JP2666479B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61128729U (ja) * | 1985-01-29 | 1986-08-12 | ||
| JPS63271514A (ja) * | 1987-04-28 | 1988-11-09 | Seiko Epson Corp | クロツク信号の切り替え回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005074138A3 (en) * | 2004-01-29 | 2006-03-02 | Koninkl Philips Electronics Nv | Programmable and pausable clock generation unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2666479B2 (ja) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0519892A (ja) | 可変クロツク分周回路 | |
| US5592110A (en) | Phase comparison circuit for maintaining a stable phase locked loop circuit in the absence of the pulse of an input signal | |
| KR940005006B1 (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
| JPH075949A (ja) | ２重化クロック切替えの方法と装置 | |
| JPH0320809A (ja) | クロック切換回路及びクロック切換方法 | |
| JPS63232615A (ja) | クロツク切替回路 | |
| JP2001094405A (ja) | 周波数切換回路 | |
| JPS61224521A (ja) | 位相同期回路 | |
| JPH01116815A (ja) | クロック切換え回路 | |
| JP2932813B2 (ja) | 出力ラッチ回路 | |
| JPH0731567B2 (ja) | クロック制御回路 | |
| JPH0262963B2 (ja) | ||
| JPS605622A (ja) | クロツク信号発生装置 | |
| KR940012090A (ko) | 클럭분주회로 | |
| JPH0191528A (ja) | 高速プリスケーラ回路 | |
| JPS61162868A (ja) | Ｖｆｏ回路初期設定方式 | |
| JPS6112121A (ja) | クロツク切替え装置 | |
| JPH0746775B2 (ja) | 駆動回路 | |
| JPH01221019A (ja) | 分周回路 | |
| JPH01319323A (ja) | マイクロプロセッサ用クロック生成回路 | |
| JPH03297222A (ja) | 半導体集積回路 | |
| JPH02268358A (ja) | マイクロコンピュータ | |
| JPH02126717A (ja) | デュティー変換回路 | |
| JPH02123815A (ja) | アナログ位相発生器 | |
| JPH0376421A (ja) | ２クロック切換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |